众文网1.求论文一篇——SDRAM原理应用
SDRAM 原理 我了解事物喜欢从底层根本去了解，而不是你说什么我照做就行了，我会形成一些探寻究竟的念头，也会产生很多疑问。
讨论之前当然要先看过某厂的datasheet，我看的是Micron。按上面说，terminate和precharge都能掐断burst读或写。
我也是第一次用Sdram，根据我做的项目数据流特点，我一上来就只选用了full-page模式。因为full-page读写不带auto-precharge，而且要用户自己来终止，比较了一下，对于full-page而言，用terminate显得直接方便（时序清晰明了），而precharge和时间有关（不单单是时钟周期的个数关系），datasheet的时序图中有一张是full-page write，用的也是terminate，所以就选用了terminate。
结果实验下来，写入的数据一个也没读出来，全是FF。心理没谱了。
揣摸了几天，猜想问题在precharge上，尝试在terminate后面加上precharge，实验就成功了！原来尽管terminate和precharge都能终止页爆发，但terminate只是单纯的终止，不能完全代替precharge，用了terminate后还要跟上precharge才行。资料上时序图恰好在页模式时只画了terminate，没跟上precharge，在文字讲解页模式写的时候光说都能终止，也没强调还要precharge。
导致误会的根本原因是这份datasheet只是应用方面的说教，而不是sdram原理的详细描述。但SDRAM原理的详细讲解到现在也没找着，看到的资料都是外文翻译过来后互相抄的！千篇一律！比如precharge，从字面看是“预充电”，可资料上的解释都是“Deactivate row in bank or banks”及其中文翻译。
后来在论坛上也看到新手们在问：precharge和refresh到底都作了什么，有什么区别？我根据存动态内存存储单元的基本原理某些电路相当于“口线供能电容”，此电容容量远比数据存储电容大，用于给口线的读写驱动提供能量，器件数据位宽是几位就只需要几乘以4个（4来源于有4个banks）。下面就来自圆其说：初始化按照要求就先precharge了，以后每次读写之前都要active。
active做两件事，既选通了相关行，又将驱动的能源准备好。当具体读写时，就选通列，给数据电容充电或放电。
1个爆发读写完成后，就拨回precharge，给“供能电容”补足电能。因为“供能电容”在active时要被消耗能量并且也存在自漏电问题，所以有了资料上的（active to precharge command）tRAS<120微秒的要求。
而拨回precharge时，“供能电容”是一直接着电源的，所以资料上就没有（precharge to active command）的要求了。因为“供能电容”比较大，从硬件设计角度出发充电电流不能做太大，所以tWR和tRP就相对要长。
真正的顺序是precharge-〉active-〉读写-〉终止，因为tRP较长，所以初始化时先precharge，并且每次读写完后马上precharge，以便下次读写时只需active以提高响应速度，反正放在那precharge又不影响什么。这就是precharge（预充电）的真正含义所在！至于何必这么麻烦要“供能电容”倒一手，可能是因为数据单元太脆弱，经不起电源直接冲击或干扰，呵呵。
而且根据动态内存原理，数据线复用，反正必须先active选通行，顺便再附加个供能功能；而爆发需要终止，特别是页模式更不会自动终止，那么就将“终止”和“预充电”合并到“precharge”，设计人员真会动脑筋。而资料只管说终止功能，没提预充电的作用，反正时序是通的。
想出所谓“供能电容”的还有个原因是：有两个和时钟无关的长时间参数，刷新周期64ms,tRAS 120微秒，不都是电容漏电的体现吗。所以内存可以降频使用，但不能太低，以至于64ms内你只能完成4096次刷新，别的什么都没时间干；或者tRAS期间你连1次读写或写都完不成。
至于refresh，就是1次先读后写的过程，用于保持数据电容的电位。如果在自己的系统中，特别是数据采集系统，1组数据流在64ms内完成了先写入sdram暂存后读入主机，并且sdram中的数据就不再需要了，整个过程不需要插入任何刷新命令。
延伸开来，可以做出很适合你的最简单的sdram控制器。做个基本的SDRAM控制器很简单，关键是要根据你的系统特点合理安排好读、写、刷新等操作。
以上是我这几天的心得，希望没有误导大家继续推测：在“auto refresh”命令执行的末端隐含了“precharge”，所以资料上要求“auto refresh”前要保证已经“precharge”，而“auto refresh”却可以放在一起连续发出，“auto refresh”之后却直接可以“active”而不再需要“precharge”。还可能在“auto refresh”命令执行的前端隐含了“active”，行地址由刷新寄存器自动计数并加1。
“auto refresh”就是对某行所有列同时 “active”“read”“write”“precharge”，正好7个周期。器件共有4096行，所以要求在64ms内刷新4096次，4个banks是并行同时操作的，所以资料显示耗电高峰发生在自动刷新期间。
实际上read已经隐含了write，就是一次完整的读或自动刷新操作的第5个周期，时序正好吻合。不同的是自动刷新的第5个周期不需对外在DQ上输出。
充电放在前面叫charge，放在后面是为下一次操作提前做好准备就叫precharge，以前面分析prechage能提高断续操作的响应速度，所以最终设计。
2.求论文一篇——SDRAM原理应用
SDRAM 原理 我了解事物喜欢从底层根本去了解，而不是你说什么我照做就行了，我会形成一些探寻究竟的念头，也会产生很多疑问。
讨论之前当然要先看过某厂的datasheet，我看的是Micron。 按上面说，terminate和precharge都能掐断burst读或写。
我也是第一次用Sdram，根据我做的项目数据流特点，我一上来就只选用了full-page模式。因为full-page读写不带auto-precharge，而且要用户自己来终止，比较了一下，对于full-page而言，用terminate显得直接方便（时序清晰明了），而precharge和时间有关（不单单是时钟周期的个数关系），datasheet的时序图中有一张是full-page write，用的也是terminate，所以就选用了terminate。
结果实验下来，写入的数据一个也没读出来，全是FF。心理没谱了。
揣摸了几天，猜想问题在precharge上，尝试在terminate后面加上precharge，实验就成功了！原来尽管terminate和precharge都能终止页爆发，但terminate只是单纯的终止，不能完全代替precharge，用了terminate后还要跟上precharge才行。资料上时序图恰好在页模式时只画了terminate，没跟上precharge，在文字讲解页模式写的时候光说都能终止，也没强调还要precharge。
导致误会的根本原因是这份datasheet只是应用方面的说教，而不是sdram原理的详细描述。但SDRAM原理的详细讲解到现在也没找着，看到的资料都是外文翻译过来后互相抄的！千篇一律！比如precharge，从字面看是“预充电”，可资料上的解释都是“Deactivate row in bank or banks”及其中文翻译。
后来在论坛上也看到新手们在问：precharge和refresh到底都作了什么，有什么区别？ 我根据存动态内存存储单元的基本原理 某些电路相当于“口线供能电容”，此电容容量远比数据存储电容大，用于给口线的读写驱动提供能量，器件数据位宽是几位就只需要几乘以4个（4来源于有4个banks）。下面就来自圆其说： 初始化按照要求就先precharge了，以后每次读写之前都要active。
active做两件事，既选通了相关行，又将驱动的能源准备好。当具体读写时，就选通列，给数据电容充电或放电。
1个爆发读写完成后，就拨回precharge，给“供能电容”补足电能。因为“供能电容”在active时要被消耗能量并且也存在自漏电问题，所以有了资料上的（active to precharge command）tRAS<120微秒的要求。
而拨回precharge时，“供能电容”是一直接着电源的，所以资料上就没有（precharge to active command）的要求了。因为“供能电容”比较大，从硬件设计角度出发充电电流不能做太大，所以tWR和tRP就相对要长。
真正的顺序是precharge-〉active-〉读写-〉终止，因为tRP较长，所以初始化时先precharge，并且每次读写完后马上precharge，以便下次读写时只需active以提高响应速度，反正放在那precharge又不影响什么。这就是precharge（预充电）的真正含义所在！至于何必这么麻烦要“供能电容”倒一手，可能是因为数据单元太脆弱，经不起电源直接冲击或干扰，呵呵。
而且根据动态内存原理，数据线复用，反正必须先active选通行，顺便再附加个供能功能；而爆发需要终止，特别是页模式更不会自动终止，那么就将“终止”和“预充电”合并到“precharge”，设计人员真会动脑筋。而资料只管说终止功能，没提预充电的作用，反正时序是通的。
想出所谓“供能电容”的还有个原因是：有两个和时钟无关的长时间参数，刷新周期64ms,tRAS 120微秒，不都是电容漏电的体现吗。所以内存可以降频使用，但不能太低，以至于64ms内你只能完成4096次刷新，别的什么都没时间干；或者tRAS期间你连1次读写或写都完不成。
至于refresh，就是1次先读后写的过程，用于保持数据电容的电位。如果在自己的系统中，特别是数据采集系统，1组数据流在64ms内完成了先写入sdram暂存后读入主机，并且sdram中的数据就不再需要了，整个过程不需要插入任何刷新命令。
延伸开来，可以做出很适合你的最简单的sdram控制器。做个基本的SDRAM控制器很简单，关键是要根据你的系统特点合理安排好读、写、刷新等操作。
以上是我这几天的心得，希望没有误导大家 继续推测：在“auto refresh”命令执行的末端隐含了“precharge”，所以资料上要求“auto refresh”前要保证已经“precharge”，而“auto refresh”却可以放在一起连续发出，“auto refresh”之后却直接可以“active”而不再需要“precharge”。还可能在“auto refresh”命令执行的前端隐含了“active”，行地址由刷新寄存器自动计数并加1。
“auto refresh”就是对某行所有列同时 “active”“read”“write”“precharge”，正好7个周期。器件共有4096行，所以要求在64ms内刷新4096次，4个banks是并行同时操作的，所以资料显示耗电高峰发生在自动刷新期间。
实际上read已经隐含了write，就是一次完整的读或自动刷新操作的第5个周期，时序正好吻合。不同的是自动刷新的第5个周期不需对外在DQ上输出。
充电放在前面叫charge，放在后面是为下一次操作提前做好准备就叫precharge，以前面分析prechage能提高断续操作的响应速度，所以。
3.求论文一篇
SDRAM 原理 我了解事物喜欢从底层根本去了解，而不是你说什么我照做就行了，我会形成一些探寻究竟的念头，也会产生很多疑问。
讨论之前当然要先看过某厂的datasheet，我看的是Micron。 按上面说，terminate和precharge都能掐断burst读或写。
我也是第一次用Sdram，根据我做的项目数据流特点，我一上来就只选用了full-page模式。因为full-page读写不带auto-precharge，而且要用户自己来终止，比较了一下，对于full-page而言，用terminate显得直接方便（时序清晰明了），而precharge和时间有关（不单单是时钟周期的个数关系），datasheet的时序图中有一张是full-page write，用的也是terminate，所以就选用了terminate。
结果实验下来，写入的数据一个也没读出来，全是FF。心理没谱了。
揣摸了几天，猜想问题在precharge上，尝试在terminate后面加上precharge，实验就成功了！原来尽管terminate和precharge都能终止页爆发，但terminate只是单纯的终止，不能完全代替precharge，用了terminate后还要跟上precharge才行。 资料上时序图恰好在页模式时只画了terminate，没跟上precharge，在文字讲解页模式写的时候光说都能终止，也没强调还要precharge。
导致误会的根本原因是这份datasheet只是应用方面的说教，而不是sdram原理的详细描述。 但SDRAM原理的详细讲解到现在也没找着，看到的资料都是外文翻译过来后互相抄的！千篇一律！比如precharge，从字面看是“预充电”，可资料上的解释都是“Deactivate row in bank or banks”及其中文翻译。
后来在论坛上也看到新手们在问：precharge和refresh到底都作了什么，有什么区别？我根据存动态内存存储单元的基本原理某些电路相当于“口线供能电容”，此电容容量远比数据存储电容大，用于给口线的读写驱动提供能量，器件数据位宽是几位就只需要几乘以4个（4来源于有4个banks）。 下面就来自圆其说：初始化按照要求就先precharge了，以后每次读写之前都要active。
active做两件事，既选通了相关行，又将驱动的能源准备好。当具体读写时，就选通列，给数据电容充电或放电。
1个爆发读写完成后，就拨回precharge，给“供能电容”补足电能。因为“供能电容”在active时要被消耗能量并且也存在自漏电问题，所以有了资料上的（active to precharge command）tRAS 因为“供能电容”比较大，从硬件设计角度出发充电电流不能做太大，所以tWR和tRP就相对要长。
真正的顺序是precharge-〉active-〉读写-〉终止，因为tRP较长，所以初始化时先precharge，并且每次读写完后马上precharge，以便下次读写时只需active以提高响应速度，反正放在那precharge又不影响什么。 这就是precharge（预充电）的真正含义所在！至于何必这么麻烦要“供能电容”倒一手，可能是因为数据单元太脆弱，经不起电源直接冲击或干扰，呵呵。
而且根据动态内存原理，数据线复用，反正必须先active选通行，顺便再附加个供能功能；而爆发需要终止，特别是页模式更不会自动终止，那么就将“终止”和“预充电”合并到“precharge”，设计人员真会动脑筋。 而资料只管说终止功能，没提预充电的作用，反正时序是通的。
想出所谓“供能电容”的还有个原因是：有两个和时钟无关的长时间参数，刷新周期64ms,tRAS 120微秒，不都是电容漏电的体现吗。所以内存可以降频使用，但不能太低，以至于64ms内你只能完成4096次刷新，别的什么都没时间干；或者tRAS期间你连1次读写或写都完不成。
至于refresh，就是1次先读后写的过程，用于保持数据电容的电位。如果在自己的系统中，特别是数据采集系统，1组数据流在64ms内完成了先写入sdram暂存后读入主机，并且sdram中的数据就不再需要了，整个过程不需要插入任何刷新命令。
延伸开来，可以做出很适合你的最简单的sdram控制器。做个基本的SDRAM控制器很简单，关键是要根据你的系统特点合理安排好读、写、刷新等操作。
以上是我这几天的心得，希望没有误导大家继续推测：在“auto refresh”命令执行的末端隐含了“precharge”，所以资料上要求“auto refresh”前要保证已经“precharge”，而“auto refresh”却可以放在一起连续发出，“auto refresh”之后却直接可以“active”而不再需要“precharge”。 还可能在“auto refresh”命令执行的前端隐含了“active”，行地址由刷新寄存器自动计数并加1。
“auto refresh”就是对某行所有列同时 “active”“read”“write”“precharge”，正好7个周期。器件共有4096行，所以要求在64ms内刷新4096次，4个banks是并行同时操作的，所以资料显示耗电高峰发生在自动刷新期间。
实际上read已经隐含了write，就是一次完整的读或自动刷新操作的第5个周期，时序正好吻合。不同的是自动刷新的第5个周期不需对外在DQ上输出。
充电放在前面叫charge，放在后面是为下一次操作提前做好准备就叫precharge，以前面分析prechage能提高断续操作的响应速度，所以最终设计就采用了“precharge”如果对我说的都很清楚，那么操作内存应该是游刃有余了打电话问了Micron的技术人员，模式寄存器的内容。
4.毕业设计
如果是毕业设计建议你做的简单一点， 需求分析尽量简单，且功能明确 论坛主要有两部分功能提供 一部分是后台的管理功能。
主要是对用户用户进行管理。 另一部分就是提供用户使用的前台功能。
提高部分：如果你想做的复杂一点可以引入用户，角色，权限的概念。 用户就是普通的用户，角色就是一个抽象的概念，权限就是论坛各部分是否准许进入。
为不同的角色分配不同的权限，同时也可以给用户分配角色从而具有某种权限。 前台就是我们看到的提供给用户的功能。
基本上就是两部分，发帖，回帖。 实现的架构比较传统的是SSH架构（spring+struts+hibernate） 数据库的设计你自己看着办 注意尽量少使用多对多的关联 持久化层也没有什么，就是一些简单的pojo 在pojo之上声明DAO接口，并且写出实现。
在其上建立service层接口提供的服务，同时写实现完成它。 最后就是view层和service的交互。
建议你采用异步的设计（ajax）。好处是异步提交，异步响应。
（可能用不到struts了） 关于优化 数据库可采用连接池技术，service可以适当的使用一些你熟悉的设计模式，view可以采用一些封装好的javascript框架实现。 能想到的就是这么多了。
这些都是企业级开发的一些规范，我简化了一下，如果老师某些部分不明白，就按照老师的意思改。
5.DDR SDRAM控制器的软核设计
实现数据的高速大容量存储是数据采集系统中的一项关键技术。本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序操作，设计了DDR SDRAM 的数据与命令接口。用控制核来简化对DDR SDRAM 的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。使用开发软件Quartus II 中内嵌的逻辑分析仪SignalTap II 对控制器的工作流程进行了验证和调试。最终采集到的数据波形表明，完成了对DDR SDRAM 的突发读写操作，达到了预期设计的目标。
DDR SDRAM 是Double Data Rate SDRAM 的缩写，即双倍速率同步动态随机存储器。
DDR 内存是在SDRAM 内存基础上发展而来的，能够在时钟的上升沿和下降沿各传输一次数据，可以在与SDRAM 相同的总线时钟频率下达到更高的数据传输率。本设计中采用Altera 公司Cyclone 系列型号为EP1C6Q240C8 的FPGA 实现控制器，以Hynix 公司生产的型号为HY5DU121622B(L)TP 的DDR SDRAM 为存储器，完成了对数据的高速大容量存储。
6.求教SDRAM存储器的结构和工作原理
SDRAM
SDRAM，即Synchronous DRAM（同步动态随机存储器），曾经是PC电脑上最为广泛应用的一种内存类型，即便在今天SDRAM仍旧还在市场占有一席之地。既然是“同步动态随机存储器”，那就代表着它的工作速度是与系统总线速度同步的。SDRAM内存又分为PC66、PC100、PC133等不同规格，而规格后面的数字就代表着该内存最大所能正常工作系统总线速度，比如PC100，那就说明此内存可以在系统总线为100MHz的电脑中同步工作。
与系统总线速度同步，也就是与系统时钟同步，这样就避免了不必要的等待周期，减少数据存储时间。同步还使存储控制器知道在哪一个时钟脉冲期由数据请求使用，因此数据可在脉冲上升期便开始传输。SDRAM采用3.3伏工作电压，168Pin的DIMM接口，带宽为64位。SDRAM不仅应用在内存上，在显存上也较为常见。
7.DDR SDRAM控制器的软核设计
实现数据的高速大容量存储是数据采集系统中的一项关键技术。本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序操作，设计了DDR SDRAM 的数据与命令接口。用控制核来简化对DDR SDRAM 的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。使用开发软件Quartus II 中内嵌的逻辑分析仪SignalTap II 对控制器的工作流程进行了验证和调试。最终采集到的数据波形表明，完成了对DDR SDRAM 的突发读写操作，达到了预期设计的目标。
DDR SDRAM 是Double Data Rate SDRAM 的缩写，即双倍速率同步动态随机存储器。
DDR 内存是在SDRAM 内存基础上发展而来的，能够在时钟的上升沿和下降沿各传输一次数据，可以在与SDRAM 相同的总线时钟频率下达到更高的数据传输率。本设计中采用Altera 公司Cyclone 系列型号为EP1C6Q240C8 的FPGA 实现控制器，以Hynix 公司生产的型号为HY5DU121622B(L)TP 的DDR SDRAM 为存储器，完成了对数据的高速大容量存储。