众文网1.求基于DSP的一种图象处理系统的设计与实现毕业论文
基于DSP的图象处理系统设计摘要：文章提出一种基于丁工公司数字信号处理芯片TMS32OC6211的将模拟视频进行数字化处理的设计方案，其中视频解码模块完成复合视频信号的数字化。
该平台使用p日工L工ps公司的专用视频输入处理芯片SAA71llA和「工「O存储器及CpLD实现了高速连续的视频帧数据采集，满足了后继图像处理的需要。关键词：数字信号处理芯片（OSp）；视频采集1引言数字信号处理（Digit滋51罗alproeessing）是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。
数字信号处理的实现方法有多种，但专用的DSP芯片以其信号处理速度快、可重复性好、成本低、性能优越得到首肯。2系统功能概述本文提出一种基于TI公司数字信号处理芯片TMS320C6211的将模拟视频进行数字化处理的设计方案，其中视频解码模块完成复合视频信号的数字化。
该系统具有接口方便、编程方便、精度高、稳定性好、集成方便的优点。本系统采用TI公司C6000系列DSP中的TMS320C6211作为系统的cPu。
图像数据通过外部设备采集并输出模拟图像信号。这些信号经视频解码芯片转换为数字信号；再经FIFO输人DSP进行图像的增强、分割、特征提取和数据压缩等；系统的控制逻辑由CpLD(ComplexP。
『amm曲Ie肠giCDeviee)控制器实现。系统结构如图l所示。
3系统硬件设计3.1视频解码芯片模拟视频信号中不仅包含图像信号，还包含行同步、行消隐、场同步、场消隐等信号。视频解码的目的就是将复合视频、YC分量等模拟视频信号 进行AD转换以获取图像的数字信号，同时提取其中的同步和时钟信号。
PhihPs公司的视频解码芯片SAA7111A，支持对NTSC和PAL制视频信号的自动转换，自动进行50/6OH：场频的检测，可对NTS（认PAL、sEcAM制式视频信号的亮度和色度进行处理。它拥有4路模拟输人、4路复合视频（cvBs）或2路YC或一路YC和2路CvBs输人。
可设置CvBS或YC通道为静态增益控制或自动增益控制（AGC）。拥有2路亮度和色度梳状滤波器，可对亮度、对比度、光圈和饱和度进行控制。
可支持以下输出格式：4:2:2(16位)、4:2:2(CCIR6ol8位)、4:1:l(12位)YUV格式或8:8:8(24位)、5:6:5(l6位)RGB格式。这种多格式的数据总线形式为设计者提供了灵活的选择空间。
系统中采集的图像信号采用PhihPs公司的SAA71IA完成A用转换，如图2所示。SAA71]A允许四路模拟视频输入，具有两个模拟处理通道，支持四路CVBS模拟信号或二路Y/C模拟信号或二二路CVBS信一号和一路Y汉二信号。
SAA7llA对摄像头输人的标准PAL格式的模拟图像信号进行A/D转换，然后输出符合CCIR601格式的4:2:2的16位YUv数据到FIFO。其中亮度信号Y为8位、色度信号C：和Cl）合为8位数据。
3.2HFO存储器模块F'IF（)采用IDT公司的IDT72VZ15LB芯片，FIFO的深度为512x18bit，支持STANDARD（标准）和Fw衅（FirstwordFall一Through，首字直接通过）两种工作模式。按照CCIR601格式，Yuv图像分辨率为720x576象素，当按行输出时，SAA7一IA输出数据流大小为：720x16=1440卜I因为DSP通过32位的SBSRAM接日与FlI；（)通信，故YUV数据写人FIFO时需要在FIFO之间实现乒乓切换。
这时一行720x16bit的数据在两片FIFO中存储变为360x32bit，两片FIF（)行r以满足上述要求。FIFO的初始化及时序由CP[力实现，FIFO连接见图3。
3.3DsP图像处理模块TMS320C6211是Tl公司发布的面l台]视拓！处理领域的新款高速数字处理芯片，适用于移动通信基站、图像监控、雷达系统等对速度要求高和高度智能化的应用领域。存储空间分两部分：运行过程的临时数据存在SDRAM中；系统程序则固化在FLASH存储器中。
Flash存储器具有在线重写人功能。这对系统启动程序的修改和升级都带来了很大的方便。
TMS320C6211DSP的高速性能主要体现在以下方面：①TMS320C62ll的存储空间最大可扩展到1CB，完全可以满足各种图像处理系统所需的内存空间，而且其最高时钟可达167Mllz，峰值性能可达1333MIPS（百万条指令/秒）。②并行处理结构。
TMS32OC62ll芯片内有8个并行处理单元，分为相同的两组，并行结构大大提高芯片的性能。③芯片体系采用veloc,rrI结构。
vel。八rJ'l是一种高性能的甚长指令字（VIJW）结构，单指令字字长为32hit,8个指令组成一个指令包，总宇长为256bit。
即每秒钟可以执行8条指令。Velo'、、『rl结构大大提高了DSP芯片的性能④采用流水线操作实现高速度、高效率。
TMS32OC62川只有石-流水线充分发挥作用的情况下，才能达到最高的 峰值性能。与其他系列DSP相比，优势在于简化了流水线的控制以消除流水线互锁，并增加流水线的深度来消除传统流水线的取指、数据访问和乘法操作上的瓶颈。
本系统DSP主要完成从FIFO读出数据的处理以及压缩等。数据处理由自行编写的算法实现，数据压缩算法采用JpEG(JointphotoGraphieEx-pertGroup)标准。
当摄像头采集速度为每秒25帧图像时，它留给DSP处理的时间最多为每帧40ms。如果考虑系统有一定的延。
2.dsp在直流脉宽调速系统中的应用
建议用5V稳压芯片接入可调电阻作为控制电平，经过324处理成DSP的AD兼容的最高电压3.3V的模拟量，直接接入DSP（最好选用2407）的AD模块引脚，然后用dsp的事件管理器直接发送PWM波，出来以后经过244缓冲，强调稳定性的话，接一级1413，直接驱动MOS管（大功率的话可采用IGBT），出来后按照你的PWM频率接入π型滤波就可以了
另外资料的的话去中国知网
里面很多硕士论文
或者期刊论文可以参考
3.采用FPGA和DSP直接控制硬盘实现存储控制的方法 毕业论文
采用FPGA和DSP直接控制硬盘实现存储控制的方法
1 引言
数据存储是数据采集过程中的一个重要环节，目前大部分数据存储系统都是用内置工控机的方法完成数据保存任务，这种方法系统功耗大，硬件成本高，不适用于具有内记功能要求的系统。本系统采用FPGA和DSP直 接控制硬盘进行数据存储，并采用一片FIFO 作为数据缓存，设计思路比较新颖，硬件结构简单，成本低，直接控制硬盘的方法可将系统功耗降至最低，具有自动内记功能，能及时存储采集到的数据。本系统已 经应用于某信号采集设备中，实践证明可满足使用要求，能够满足80Khz数据采样率系统的存盘要求。
2 系统实现方案
本设计采用FPGA和DSP直接控制硬盘[1][2]，并采用一片FIFO作为数据缓存，系统采用DSP完成文件管理工作，利用FPGA实现DSP与硬盘的接口。具体框图如图1所示。
图1 方案实现框图
首先由采集控制板FPGA将FIFO复位，需要储存数据时数据流直接将数据写入FIFO，当存储控制板FPGA查询到FIFO的状态为非空时就 输出BIO信号通知DSP启动存盘程序。DSP先访问硬盘确定所需参数，如下一个文件应使用的文件名，保存文件的逻辑扇区号等。然后DSP向硬盘发出存盘 命令，当硬盘响应控制命令后，DSP通知FPGA可以向硬盘传输数据。存盘时FPGA从FIFO中读出数据并将数据打包，由8bit变为16bit，并写 入硬盘数据寄存器。当存满40M时，DSP通知采集控制系统已写满一个文件，采集控制系统将FIFO复位完成一次存盘操作。
3 存储控制程序流程
有需要的话直接百度hi我或照我名字找我
4.跪求《dsp在电力系统中的应用》论文
DSP技术在电力系统中的应用和硬件实现方式 推荐 CAJ下载 PDF下载 【英文篇名】 Application of DSP Technique to Power System and Its Hardware Implementation 【作者】 崔学深； 张建华； 肖刚； 【英文作者】 Cui Xueshen; Zhang Jianhua; Xiao Gang (Dept.of Electric Power Engineering; NCEPU(BJ); Beijing 102206）； 【作者单位】 华北电力大学（北京）电力工程系； 【刊名】 现代电力 ， Modern Electric Power， 编辑部邮箱 2002年 02期 期刊荣誉：ASPT来源刊 CJFD收录刊 【关键词】 数字信号处理； 电力系统； 小波理论； 【英文关键词】 DSP; power system; wavelet theory； 【摘要】 介绍了数字信号处理 （DSP）技术的特点 ，并分别讨论了它在电力系统数据采集测量、电能质量监控、电网无功补偿和谐波抑制和继电保护中的应用状况和发展前景。
最后描述了其典型的硬件实现方式。 【英文摘要】 The characteristics of the DSP technique are introduced .The prospects of its application and development in the collection and measurement of electric quantities, the monitoring of power quality, the compensation of reactive power, the restraint of harmonics and the relay protection are discussed. The mode of a typical DSP implementation is described. 【DOI】 cnki:ISSN:1007-2322.0.2002-02-009 你有邮箱我可以发给你！！xuxianghui1985@126.com。