众文网1.基于电磁兼容的PCB
电磁兼容（Electro—Magnetic Compatibility，简称EMC）是一门新兴综合性学科，它主要研究电磁干扰和抗干扰问题。
电磁兼容性是指电子设备或系统在规定的电磁环境电平下，不因电磁干扰而降低性能指标，同时它们本身产生的电磁辐射不大于限定的极限电平，不影响其它系统的正常运行，并达到设备与设备、系统与系统之间互不干扰、共同可靠工作的目的。电磁干扰（EMI）产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的，它包括由导线和公共地线的传导、通过空间辐射或近场耦合3种基本形式。
实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响，所以保证印制电路板电磁兼容性是整个系统设计的关键。 1.1 电磁干扰（EMI） 当一个EMI问题产生时，需要用3个元素来描述：干扰源、传播路径和接受者。
因此我们要减小电磁干扰，就要在这三个元素上去想办法。下面我们主要讨论印制电路板的布线技术。
2 印制电路板的布线技术 良好的印制电路板（PCB）布线在电磁兼容性中是一个非常重要的因素。 2.1 PCB基本特性 一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理。
在多层PCB中，设计者为了方便调试，会把信号线布在最外层。 PCB上的布线是有阻抗、电容和电感特性的。
阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，l盎司铜则有O.49 mΩ/单位面积的阻抗。
电容：布线的电容是由绝缘体（EoEr）、电流到达的范围（A）以及走线间距（h）决定的。用等式表达为C=EoErA/h,Eo是自由空间的介电常数（8.854 pF/m）,Er是PCB基体的相关介电常数（在FR4碾压中为4.7）。
电感：布线的电感平均分布在布线中，大约为1 nH/m。 对于1盎司铜线来说，在O.25 mm(10mil)厚的FR4碾压情况下，位于地线层上方的0.5 mm(20 mil)宽，20 mm(800 mil)长的线能产生9.8 m∧的阻抗，20 nH的电感以及与地之间1.66 pF的耦合电容。
将上述值与元器件的寄生效应相比，这些都是可以忽略不计的，但所有布线的总和可能会超出寄生效应。因此，设计者必须将这一点考虑进去。
PCB布线的普遍方针： （1）增大走线的间距以减少电容耦合的串扰； （2）平行的布电源线和地线以使PCB电容达到最佳； （3）将敏感的高频线布在远离高噪声电源线的地方； （4）加宽电源线和地线以减少电源线和地线的阻抗。 2.2 分割 分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线。
用分割技术将4个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。
L和C作为板子上的每一部分的过滤器.减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。
接口电路可能会需要静电释放（ESD）和暂态抑制的器件或电路。对于L和C来说，最好使用不同值的L和C，而不是用一个大的L和C，因为这样它便可以为不同的电路提供不同的滤波特性。
2.3 局部电源和IC间的去耦 局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频脉动滤波器的作用，同时作为一个电势贮存器以满足突发的功率需求。
此外，在每个IC的电源和地之间都应当有去耦电容.这些去耦电容应该尽可能的接近引脚。这将有助于滤除IC的开关噪声。
2.4 接地技术 接地技术既应用于多层PCB，也应用于单层PCB。接地技术的目标是最小化接地阻抗，以此减少从电路返回到电源之间的接地回路的电势。
（1）单层PCB的接地线 在单层（单面）PCB中，接地线的宽度应尽可能的宽，且至少应为1.5 mm(60 mil)。由于在单层PCB上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最低，否则将引起线路阻抗与电感的变化。
（2）双层PCB的接地线 在双层（双面）PCB中，对于数字电路优先使用地格栅/点阵布线，这种布线方式可以减少接地阻抗，接地回路和信号环路。像在单层PCB中，地线和电源线的宽度最少应为1.5 mm。
另外的一种布局是将接地层放在一边，信号和电源线放于另一边。在这种布置方式中将进一步减少接地回路和阻抗，去耦电容可以放置在距离IC供电线和接地层之间尽可能近的地方。
（3）保护环 保护环是一种可以将充满噪声的环境（比如射频电流）隔离在环外的接地技术，这是因为在通常的操作中没有电流流过保护环。 （4）PCB电容 在多层板上，由分离电源面和地面的绝缘薄层产生了PCB电容。
在单层板上，电源线和地线的平行布放也将导致这种电容效应。PCB电容的一个优点是它具有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。
它等效于一个均匀分布在整个板上的去耦电容。没有任何一个单独的分立元件具有这个特性。
（5）高速电路与低速电路 布放高速电路时应使其更接近接地面，而低速电路应使其接近电源面。 （6）地的铜填充 在某些模拟电路中，没有用到的电路板区域是由一个大的接地面来覆盖，以此提供屏蔽和增加去耦能力。
但是假如这片铜区是悬空的（比如它没有和地连接），那么它可能表现为一个天线，并将导致电磁兼容问题。
2.基于电磁兼容的PCB
电磁兼容（Electro—Magnetic Compatibility，简称EMC）是一门新兴综合性学科，它主要研究电磁干扰和抗干扰问题。
电磁兼容性是指电子设备或系统在规定的电磁环境电平下，不因电磁干扰而降低性能指标，同时它们本身产生的电磁辐射不大于限定的极限电平，不影响其它系统的正常运行，并达到设备与设备、系统与系统之间互不干扰、共同可靠工作的目的。电磁干扰（EMI）产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的，它包括由导线和公共地线的传导、通过空间辐射或近场耦合3种基本形式。
实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响，所以保证印制电路板电磁兼容性是整个系统设计的关键。 1.1 电磁干扰（EMI） 当一个EMI问题产生时，需要用3个元素来描述：干扰源、传播路径和接受者。
因此我们要减小电磁干扰，就要在这三个元素上去想办法。下面我们主要讨论印制电路板的布线技术。
2 印制电路板的布线技术 良好的印制电路板（PCB）布线在电磁兼容性中是一个非常重要的因素。 2.1 PCB基本特性 一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理。
在多层PCB中，设计者为了方便调试，会把信号线布在最外层。 PCB上的布线是有阻抗、电容和电感特性的。
阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，l盎司铜则有O.49 mΩ/单位面积的阻抗。
电容：布线的电容是由绝缘体（EoEr）、电流到达的范围（A）以及走线间距（h）决定的。用等式表达为C=EoErA/h,Eo是自由空间的介电常数（8.854 pF/m）,Er是PCB基体的相关介电常数（在FR4碾压中为4.7）。
电感：布线的电感平均分布在布线中，大约为1 nH/m。 对于1盎司铜线来说，在O.25 mm(10mil)厚的FR4碾压情况下，位于地线层上方的0.5 mm(20 mil)宽，20 mm(800 mil)长的线能产生9.8 m∧的阻抗，20 nH的电感以及与地之间1.66 pF的耦合电容。
将上述值与元器件的寄生效应相比，这些都是可以忽略不计的，但所有布线的总和可能会超出寄生效应。因此，设计者必须将这一点考虑进去。
PCB布线的普遍方针： （1）增大走线的间距以减少电容耦合的串扰； （2）平行的布电源线和地线以使PCB电容达到最佳； （3）将敏感的高频线布在远离高噪声电源线的地方； （4）加宽电源线和地线以减少电源线和地线的阻抗。 2.2 分割 分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线。
用分割技术将4个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。
L和C作为板子上的每一部分的过滤器.减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。
接口电路可能会需要静电释放（ESD）和暂态抑制的器件或电路。对于L和C来说，最好使用不同值的L和C，而不是用一个大的L和C，因为这样它便可以为不同的电路提供不同的滤波特性。
2.3 局部电源和IC间的去耦 局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频脉动滤波器的作用，同时作为一个电势贮存器以满足突发的功率需求。
此外，在每个IC的电源和地之间都应当有去耦电容.这些去耦电容应该尽可能的接近引脚。这将有助于滤除IC的开关噪声。
2.4 接地技术 接地技术既应用于多层PCB，也应用于单层PCB。接地技术的目标是最小化接地阻抗，以此减少从电路返回到电源之间的接地回路的电势。
（1）单层PCB的接地线 在单层（单面）PCB中，接地线的宽度应尽可能的宽，且至少应为1.5 mm(60 mil)。由于在单层PCB上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最低，否则将引起线路阻抗与电感的变化。
（2）双层PCB的接地线 在双层（双面）PCB中，对于数字电路优先使用地格栅/点阵布线，这种布线方式可以减少接地阻抗，接地回路和信号环路。像在单层PCB中，地线和电源线的宽度最少应为1.5 mm。
另外的一种布局是将接地层放在一边，信号和电源线放于另一边。在这种布置方式中将进一步减少接地回路和阻抗，去耦电容可以放置在距离IC供电线和接地层之间尽可能近的地方。
（3）保护环 保护环是一种可以将充满噪声的环境（比如射频电流）隔离在环外的接地技术，这是因为在通常的操作中没有电流流过保护环。 （4）PCB电容 在多层板上，由分离电源面和地面的绝缘薄层产生了PCB电容。
在单层板上，电源线和地线的平行布放也将导致这种电容效应。PCB电容的一个优点是它具有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。
它等效于一个均匀分布在整个板上的去耦电容。没有任何一个单独的分立元件具有这个特性。
（5）高速电路与低速电路 布放高速电路时应使其更接近接地面，而低速电路应使其接近电源面。 （6）地的铜填充 在某些模拟电路中，没有用到的电路板区域是由一个大的接地面来覆盖，以此提供屏蔽和增加去耦能力。
但是假如这片铜区是悬空的（比如它没有和地连接），那么它可能表现为一。
3.电磁兼容设计
首先说电磁兼容，是指电子、电器设备或系统在预期的电磁环境中，按设计要求正常工作的能力。就是在电磁环境中不干扰其他设备工作，也不被其他设备发出的辐射干扰到不能工作。
电磁兼容设计就是随着如今电子系统中的频率越来越高，像CPU等，辐射会越来越厉害，这就需要在产品设计阶段就要考虑抑制它的辐射，主要方法从电路的设计，布线，接地等考虑；如果有外壳，在机构设计阶段也要考虑屏蔽性能。
还有就是一部分电子产品越来越敏感，怕受到外界骚扰，就需要再设计阶段考虑加一些保护措施。
电磁兼容在设计最初阶段考虑，所花的成本最低，如果出了问题再去解决，是比较麻烦的。
4.如何增强电路的电磁兼容性
• 具干扰性的回路，如时脉、驱动器、交换式电源的ON和OFF、振荡器式控制信号，应加隔离遮蔽。
• 各型PCB电路设计尽可能选用低噪声零组件，且须考虑噪声变化与环境温度变化之关系。• 陶铁磁体铁芯（Ferrite core）适用于高频滤波，但须注意经由此线圈负载功率损耗。
• 稳压器须考虑抑制线路间共通阻抗耦合（Common Impedance Coupling）EMI问题。• 振荡器本身输出越小越好，如须要较大输出，宜由放大器放大。
• 功率放大应予隔离以防止辐射性发射。• 电解质电容器适于清除高涟波（High Ripple）及暂态电压（Transient Voltage）变化。
• 动力线的干扰有低压（或瞬间断电）超压及突波，这些干扰通常来自于电力开关的动作、重负载的开与关之瞬间、功率半导体动作、保险丝烧断时、雷电感应…等。• 须考虑下述项目来抑制： 1. 使用电源滤波器。
2. 适当的电力分配。3. 受干扰的装置改用另一电路。
4. 将电子零件及滤波器适当的包装。5. 使用隔离变压器。
6. 装置压敏电阻。• 交流电磁接触器线圈、电磁阀，皆须联结火花消除器。
• 电磁开关之热电驿输出侧须联结三相火花消除器。• 直流继电器线圈联结二极管，以供反相电压保护。
• 火花消除器距离负载侧愈近愈好。• 把突波吸收器装于电路开关和噪声滤波器之间，线与线间，线与接地之间，将能有效吸收突波。
正规的电子产品，都是需要有测试报告的，如下图 。
5.基于电磁兼容的PCB电磁兼容的PCB设计有哪些方面需要注意 爱问知
电磁兼容（Electro—Magnetic Compatibility，简称EMC）是一门新兴综合性学科，它主要研究电磁干扰和抗干扰问题。
电磁兼容性是指电子设备或系统在规定的电磁环境电平下，不因电磁干扰而降低性能指标，同时它们本身产生的电磁辐射不大于限定的极限电平，不影响其它系统的正常运行，并达到设备与设备、系统与系统之间互不干扰、共同可靠工作的目的。 电磁干扰（EMI）产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的，它包括由导线和公共地线的传导、通过空间辐射或近场耦合3种基本形式。
实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响，所以保证印制电路板电磁兼容性是整个系统设计的关键。 1.1 电磁干扰（EMI） 当一个EMI问题产生时，需要用3个元素来描述：干扰源、传播路径和接受者。
因此我们要减小电磁干扰，就要在这三个元素上去想办法。 下面我们主要讨论印制电路板的布线技术。
2 印制电路板的布线技术 良好的印制电路板（PCB）布线在电磁兼容性中是一个非常重要的因素。 2.1 PCB基本特性 一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理。
在多层PCB中，设计者为了方便调试，会把信号线布在最外层。 PCB上的布线是有阻抗、电容和电感特性的。
阻抗：布线的阻抗是由铜和横切面面积的重量决定的。 例如，l盎司铜则有O.49 mΩ/单位面积的阻抗。
电容：布线的电容是由绝缘体（EoEr）、电流到达的范围（A）以及走线间距（h）决定的。用等式表达为C=EoErA/h,Eo是自由空间的介电常数（8.854 pF/m）,Er是PCB基体的相关介电常数（在FR4碾压中为4.7）。
电感：布线的电感平均分布在布线中，大约为1 nH/m。 对于1盎司铜线来说，在O.25 mm(10mil)厚的FR4碾压情况下，位于地线层上方的0.5 mm(20 mil)宽，20 mm(800 mil)长的线能产生9.8 m∧的阻抗，20 nH的电感以及与地之间1.66 pF的耦合电容。
将上述值与元器件的寄生效应相比，这些都是可以忽略不计的，但所有布线的总和可能会超出寄生效应。因此，设计者必须将这一点考虑进去。
PCB布线的普遍方针： （1）增大走线的间距以减少电容耦合的串扰； （2）平行的布电源线和地线以使PCB电容达到最佳； （3）将敏感的高频线布在远离高噪声电源线的地方； （4）加宽电源线和地线以减少电源线和地线的阻抗。 2.2 分割 分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线。
用分割技术将4个不同类型的电路分割开的例子。 在地线面，非金属的沟用来隔离四个地线面。
L和C作为板子上的每一部分的过滤器.减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。
接口电路可能会需要静电释放（ESD）和暂态抑制的器件或电路。对于L和C来说，最好使用不同值的L和C，而不是用一个大的L和C，因为这样它便可以为不同的电路提供不同的滤波特性。
2.3 局部电源和IC间的去耦 局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频脉动滤波器的作用，同时作为一个电势贮存器以满足突发的功率需求。
此外，在每个IC的电源和地之间都应当有去耦电容.这些去耦电容应该尽可能的接近引脚。这将有助于滤除IC的开关噪声。
2.4 接地技术 接地技术既应用于多层PCB，也应用于单层PCB。 接地技术的目标是最小化接地阻抗，以此减少从电路返回到电源之间的接地回路的电势。
（1）单层PCB的接地线 在单层（单面）PCB中，接地线的宽度应尽可能的宽，且至少应为1.5 mm(60 mil)。 由于在单层PCB上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最低，否则将引起线路阻抗与电感的变化。
（2）双层PCB的接地线 在双层（双面）PCB中，对于数字电路优先使用地格栅/点阵布线，这种布线方式可以减少接地阻抗，接地回路和信号环路。 像在单层PCB中，地线和电源线的宽度最少应为1.5 mm。
另外的一种布局是将接地层放在一边，信号和电源线放于另一边。在这种布置方式中将进一步减少接地回路和阻抗，去耦电容可以放置在距离IC供电线和接地层之间尽可能近的地方。
（3）保护环 保护环是一种可以将充满噪声的环境（比如射频电流）隔离在环外的接地技术，这是因为在通常的操作中没有电流流过保护环。 （4）PCB电容 在多层板上，由分离电源面和地面的绝缘薄层产生了PCB电容。
在单层板上，电源线和地线的平行布放也将导致这种电容效应。PCB电容的一个优点是它具有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。
它等效于一个均匀分布在整个板上的去耦电容。没有任何一个单独的分立元件具有这个特性。
（5）高速电路与低速电路 布放高速电路时应使其更接近接地面，而低速电路应使其接近电源面。 （6）地的铜填充 在某些模拟电路中，没有用到的电路板区域是由一个大的接地面来覆盖，以此提供屏蔽和增加去耦能力。
但是假如这片铜区是悬空的（比如它没有和地连接），那么它可能表现为一个天线，并将导致电磁兼容问题。 （7）多层。
6.电磁兼容设计
首先说电磁兼容，是指电子、电器设备或系统在预期的电磁环境中，按设计要求正常工作的能力。
就是在电磁环境中不干扰其他设备工作，也不被其他设备发出的辐射干扰到不能工作。电磁兼容设计就是随着如今电子系统中的频率越来越高，像CPU等，辐射会越来越厉害，这就需要在产品设计阶段就要考虑抑制它的辐射，主要方法从电路的设计，布线，接地等考虑；如果有外壳，在机构设计阶段也要考虑屏蔽性能。
还有就是一部分电子产品越来越敏感，怕受到外界骚扰，就需要再设计阶段考虑加一些保护措施。电磁兼容在设计最初阶段考虑，所花的成本最低，如果出了问题再去解决，是比较麻烦的。
转载请注明出处众文网 » 电路电磁兼容性的研究毕业论文