众文网1.求一篇六路抢答器毕业论文
随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低，减少兴致。做为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展，因此设计了本抢答器。
本设计是以六路抢答为基本理念。考虑到依需设定限时回答的功能，利用AT89C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间。用开关做键盘输出，扬声器发生提示。同时系统能够实现：在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为无效；抢答限定时间和回答问题的时间可在1-99s设定；可以显示是哪位选手有效抢答和无效抢答，正确按键后有音乐提示；抢答时间和回答问题时间倒记时显示，满时后系统计时自动复位及主控强制复位；按键锁定，在有效状态下，按键无效非法。
关键词： AT89C51; LED数码管； 抢答器； 计时； 报警 目 录 摘 要 Ⅰ ABSTRACT Ⅱ 1 绪 论 1 1.1 课题研究的相关背景 1 1.2 选题的目的和意义 1 1.3 课题研究的内容 2 1.4 国内外研究现状 3 1.5 抢答器目前存在的主要问题 3 2 抢答器的系统概述 4 2.1 系统的主要功能 4 2.2 系统需求分析 5 2.3 抢答器的工作流程 5 2.4 抢答器的工作过程 7 2.5 器件选型方案及详细清单 7 2.6 AT89C51特殊功能寄存器 7 2.7 AT89C51的功能及简介 8 2.7.1 89系列单片机的概况 8 2.7.2 AT89C51单片机的内部结构图 10 2.7.3 各类型单片机的比较分析 11 2.7.4 AT89C51单片机 12 2.8 抢答器的优点及组成 13 2.9 本章小结 13 3 系统总体方案的设计 15 3.1 硬件电路的设计 15 3.2 总体原理图 16 3.3 时钟频率电路的设计 17 3.4 复位电路的设计 17 3.5 显示电路的设计 18 3.5.1 显示模块在系统软件中的安排 18 3.6 键盘扫描电路的设计 21 3.6.1 键盘抖动的软件处理 22 3.7 发声 22 3.8 系统复位 22 3.9 本章小结 25 4 软件设计 26 4.1 主程序系统结构图 26 4.2 软件任务分析 26 4.3 程序流程图 27 4.4 主要程序分析 27 4.5 本章小结 37 5 PROTEUS仿真 38 5.1系统仿真图 38 5.2本章小结 40 6 总结与展望 41 6.1 总结 41 6.2 展望 41 致谢 43 参考文献 44 附录一 45 附录二 54 看看这份可以不可以？需要的话加用户名的QQ，首先说明，提供有偿服务，
回答者： QQ237513901
2.智能抢答器的论文怎么写
四川化工职业技术学院 毕业设计（论文） 设计题目： 八路数显抢答器 所属系部：机电技术系 指导老师：杨平 张家铭 专业： 应用电子技术 姓名： 庞 雷 摘要： 本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。
该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。
若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。 关键词： 八路， 抢答器， 设计，定时，计时，报警 Abstract: In this paper, the electric circuit and designing thought of an answering racer based on the common-used series of 74 IC with 8-wire is introduced, and its function is also described. The answering race's function includes timing, counting, and alarming, besides the basic function of an answering racer. The host sets the provided time for the answering race through the time-setting switch, after this the system will count down the time automatically. If anybody answer the question on time, the counting of time will stop; If nobody answer the question on time, the alarm will give out some sound, helping the host know the race in this turn is of no use, so the function of alarming is achieved. Keywords: 8-wire, answering racer, design, timing, counting, alarming 一、引言 工厂、学校和电视台等单位常举办各种智力竞赛， 抢答记分器是必要设备。
在我校举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。为解决这个问题，我们小组准备就本次大赛的机会制作一个低成本但又能满足学校需要的八路数显抢答器。
二、设计任务及系统功能简介 2.1基本功能： （1） 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 （2） 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
（3） 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在DPY_7-SEG七段数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 2.2扩展功能： （1） 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时。 （2） 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
（3）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 三、实现的原理与电路 3.1数字抢答器总体方框图与电路图 如图1所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置；开始"状态，宣布"开始"抢答器工作。定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 总体框图 图1 八路抢答器电路图 3.2单元电路设计： （1） 抢答器电路 设计电路如图2所示。
电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
工作过程：开关S置于"清除"端时，RS触发器的 R、S端均为0,4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）=0，使之处于工作状态。当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5）,74LS148的输出经RS锁存后，CTR=1,RBO（图中4端） =1，七段显示电路74LS48处于工作状态，4Q3Q2Q=101，经译码显示为“5”。
此外，CTR=1，使74LS148 优先编码工作标志端（图中5号端）=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR=1，使优先编码工作标志端（图中5号端）=1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。74LS148为8线-3线优先编码器，表1为其功能表。
表一 （2） 定时电路 3.3原理及设计： 该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。
两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
3.麻烦谁有八路智能抢答器毕业范文借鉴下
电子技术课程设计 ——————八路智力竞赛抢答器 学院： 华科学院 专业，班级：电气工程及其自动化062203H 姓名 段超 学号： 200622050308 指导老师： 黄庆彩 2008年1月 目录 一 设计任务与要求……………………………………3 二 总体框图……………………………………………3 三 选择器件……………………………………………4 四 功能模块……………………………………………6 五 电路的装配调试……………………………………9 六 心得体会……………………………………………11 八路智力竞赛抢答器 一.设计任务与要求 1.任务和要求 抢大器能容纳8名选手，并且给出相应的编号为1、2、3、4、5、6、7、8，为每名选手设置一个按键。
为了简化设计，可以利用试验仪上的逻辑电平开关。（这部分要求由我主要负责） 设置一个给工作人员清零的开关，以便能开始新的一轮的抢答。
为了简化设计，可以利用试验仪上的逻辑电平开关。 用LED数码管显示获得优先抢答的选手的编号，一直保持到工作人员清零或1分钟倒记时答题时间结束为止。
用LED数码管显示有效抢答后的1分钟到记时答题时间。 用喇叭发声知识有效抢答及答题时间的结束。
（这部分要求由我主要负责） 秒信号不必考虑时间精度，可利用试验仪上所提供的连续脉冲（方波）。 二.总体框图 根据设计任务与要求，我初步将系统分为4大功能模块：主电路、数据采集电路、控制电路和音响电路。
可将主电路分为一个十六进制（实现一分钟倒记时答题时间）计数、译码、显示电路；数据采集电路（获得优先抢答选手的编号）分为8路抢答开关、八D数据锁存器、优先编码器、加1电路；控制电路分为锁存控制、倒记时控制、音响控制；音响电路分为单稳态触发器、音振及喇叭电路。以下是我设计的总体框图：如图1所示 图一 总体框图 三.选择器件 整个电路的电子器件有：555定时器，74LS192,74LS148,74LS373,74LS00,74LS04以及若干电容和电阻。
我详细介绍一下我所设计的这两个电路中所用到的重要器件（555定时器和 74LS373）: 1.555定时器 555 定时器是一种模拟和数字功能相结合的中规模集成器件。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列图分别如下图2： 图2 555定时器的内部电路框图和外引脚排列图 它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。
它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。
在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC /3,A2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。
如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 A1 的输出为 1,A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。 2.74LS373 74373八D锁存器为三态输出的8 D透明锁存器， 373的输出端O0-O7可直接与总线相连。
当三态允许控制端OE为低电平时，O0-O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0-O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平。
当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。 373引出端符号： D0~D7-----数据输入端 OE-----三态允许控制端 LE-----锁存允许端 O0-O7-----输出端 74LS373外部管腿图、真值表、逻辑图，如下图3所示： 图3 74LS373外部管腿图、真值表、逻辑图 真值表中：L——低电平； H——高电平； X——不定态； Q0——建立稳态前Q的电平； G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。
图中OE——使能端，接地。当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；当G为下降沿时，将输入数据锁存。
四.功能模块 根据设计任务与要求，我初步将系统分为4大功能模块：主电路、数据采集电路、控制电路和音响电路。 1.主电路由六十进制计数器和译码、显示电路两部分组成。
2.控制电路由锁存控制和倒计时控制两部分组成。 以上的这两大模块部电路均由我的搭档负责 以下的数据采集电路和音响电路两个模块是由我主要负责，下面我就详细说明我所设计的这两模块： 3.数据采集电路 （1）.八路抢答开关 为8位选手提供8个抢答的按钮，这样可以在松开按钮后及时复位，为下次做准备。
这部分我利用的是试验仪上的8个逻辑开关，在接电路图的时候，只用一个开关仿真。 （2）.八D数据锁存器 采用八D数据锁存器74LS373，抢答前应使锁存允许LE=1，此时允许选手抢答，当有选手抢答有效时，。
4.求电子工程系毕业论文
、课题名称：智能抢答器的设计
二、内容摘要：抢答器的设计内容、设计要求、设计方案、工作原理、抢答器的实际用途及收获体会。
三、容及要求：
1、该抢答器最多可供6名选手参赛，编号为1~6号，各队分别用一个按钮（分别为S1~S6）控制，并设置一个系统清零和抢答控制开关S，该开关由主持人控制。
2、抢答器具有数据锁存功能，并将锁存数据用LED数码管显示出来，同时蜂鸣器发出间歇式声响（持续时间为1秒），主持人清零后，声音提示停止。
3、抢答先后的分辨率为5ms。
4、关S作为清零及抢答控制开关（由主持人控制），当开关S被按下时抢答电路清 零，松开后则允许抢答。输入抢答信号由抢答按钮开关S1~S6实现。
5、有抢答信号输入（开关S1~S6中的任意一个开关被按下）时，并显示出相 对应的组别号码。此时再按其他任何一个抢答器开关均无效，指示灯依旧“保持” 第一个开关按下时所对应的状态不变。
5.谁给我个抢答器的毕业论文（图文并茂）
开题报告+任务书+论文+翻译
摘 要
本次毕业设计的主要内容就是基于CPLD的数字抢答器的设计，它所要达到的要求就是能从软件和硬件两个方面来实现数字抢答器的基本功能，其意义就在于让一个初学者，学会从系统和全局的角度去考虑问题，并能协调整个设计，使之达到预想的要求。
设计的核心部分是：在MAX+PLUSⅡ的软件平台上，用VHDL语言来完成数字抢答器的各个模块的设计（模块包括：QDJB抢答鉴别模块、JFQ计分器模块、JSQ计时器模块和YMQ译码器模块，在第二章有详细介绍），并将它们合为一个整体的系统。
设计中所用到的知识主要是：对可编程逻辑器件应用的认识、对MAX+PLUSⅡ软件的熟练操作、对VHDL（超高速集成电路硬件描述语言）的掌握和应用、对基本数字电路的分析以及对基本硬件电路的连接和检测，这些知识都是进行电子设计的基本知识和能力，只有基础知识和能力扎实了，才能更好的进行更高层次的电子设计，所以这个设计也是对电子设计基本能力的实践。
关键词：数字抢答器 EDA CPLD VHDL
目 录
目 录 1
摘 要 3
Abstract 4
引 言 5
第一章 绪 论 6
1.1 数字电路的发展与应用 6
1.2 可编程逻辑器件的发展与分类 6
1.2.1 可编程逻辑器件的发展历程 6
1.2.2 可编程逻辑器件的分类 7
1.3 VHDL 的产生与发展 8
1.3.1 VHDL硬件描述语言的产生背景 8
1.3.2 VHDL硬件描述语言的特点与应用 8
1.4 MAX+PLASⅡ的介绍 9
1.4.1 MAX+PLASⅡ的从产生与发展 9
1.4.2 MAX+PLASⅡ的应用 9
1.4.3 MAX+PLASⅡ的特点 9
第二章 基于CPLD的数字抢答器的设计 12
2.1 系统设计要求 12
2.2 系统设计方案 12
2.3 系统的实现 13
2.3.1 抢答鉴别电路的设计与实现 13
2.3.2 计分器的设计与实现 14
2.3.3 计时器的设计与实现 16
2.3.4 译码器的设计与实现 17
2.3.5 数字抢答器的实现 18
第三章 时序仿真 21
3.1 抢答鉴别模块的仿真 21
3.2 计分器模块的仿真 21
3.3 计时器模块的仿真 22
3.4 译码器模块的仿真 23
第四章 总 结 24
致 谢 25
参考文献 26
附 录 27
附录1 抢答鉴别模块VHDL程序（QDJB.VHD） 27
附录2 计分器模块VHDL程序（JFQ.VHD） 28
附录3 计时器模块VHDL程序（JFQ.VHD） 32
附录4 译码器VHDL程序（YMQ.VHD） 34
/42-5/5268.htm
7.哪有抢答器相关毕业设计
·竞赛抢答器设计 （字数：7248，页数：16 88.00）·PLC控制的抢答器设计 （字数：7411，页数：35 118.00）·智能抢答器设计 （字数：8413，页数：22 60.00）·基于Multism/protel的数字抢答器 （字数：9531，页数：26 68.00）·组态控制抢答器系统设计 （字数：13109，页数：33 128.00）·智力竞赛抢答器 （字数：6823，页数：27 68.00）·知识竞赛抢答器PLC设计 （字数：22085，页数：49 108.00）·八路智能抢答器设计 （字数：8415，页数：22 60.00）·基于单片机的6路抢答器设计 （字数：10210，页数：29 108.00）·数码显示抢答器设计 （字数：11744，页数：27 90.00）·三菱PLC控制的四路抢答器 （字数：12575，页数：47 88.00）·智力竞赛抢答器PLC设计 （字数：10161，页数：25 68.00）·大型抢答器设计 （字数：5730，页数：21 79.00）·六路抢答器设计 （字数：7168，页数：17 68.00）·多路智力抢答器设计 （字数：11398.页数：33 108.00）·100路数字抢答器设计 （字数：7357，页数：27 108.00）·四路数字抢答器设计 （字数：5226，页数：14 50.00）·基于单片机的八路抢答器设计 （字数：6592，页数：23 98.00）·基于EDA技术的智力竞赛抢答器的设计 （字数：15131，页数：35 148.00）·基于FPGA的18路智力竞赛电子抢答器设计 （字数：14230，页数：46 168.00）。
8.跪求"四路抢答器"的毕业论文.100分.
原文在/cjy/521.doc自己下载.抢答器的设计一，设计要求1，画出电路原理图；2，元件及参数选择；3,SCH文件生成与打印输出；二， 技术指标1，设计6组参赛的抢答器，每组设置一个抢答按钮.2，电路具有第一抢答信号鉴别与锁存功能，抢答成功后，显示组别，发出声音. 3，设置记分电路，每组开始预置100分，抢答后由主持人记分，答对一次加10分，答错一次减10分.4，设置犯规电路，对提前抢答或超时抢答的组别发出声音.抢答器的设计摘要：传统的抢答器都是导线布线，受现场环境影响很大.本文介绍的六路无线抢答器，是以8051单片机为核心制成的，其功能为连续可调的0到9秒的 ，抢答有效有高频铃声并显示组别，抢答无效有低频铃声也是显示组别，并且有计分功能，预置100分，答对为加10分，答错为减10分，由主持人手动复位，加减分，所以此抢答操作方便，在很多的场所都可以使用，并且给人的视觉效果非常好.关键字：抢答器，智能抢答器，无线编解码，单片机.一，引言抢答器广泛用于电视台，商业机构及学校，为竞赛增添了刺激性，娱乐性，在一定程度上丰富了人们的业余生活.二，总体设计方案1.设计思路本课题我主要采用单片机电路来实现的.主要设计思路是：在主持人下达命令后，能够准确判断出第一抢答信号并将其锁存，同时将输入信号封锁，使其它抢答无效.主持人没有下达命令时抢答视为犯规.并显示犯规组别，发出低频铃声，抢答成功后对第一信号译码，显示组别并发出高频铃声.定时电路由设置的时间为9秒.计分电路有三个数码管显示.下次抢答时必须由主持人再次操作清除和开始状态开关.2.总体设计框图图1总体框图3.设计原理分析整个流程过程主要四大块：显示部分，计时部分，预置部分，控制部分.电源用正5伏，8051主控制器，当主持人按下复位键后，定时器开始计时，在0~9秒的时间内如果没有人抢答则为弃权，如果有人按键定时器停止计时间，自动显示组别并发出高频铃声，如果答对主持人按键加10分，答错则减10分，然后按复位键开始下一轮抢答.三，主要元件介绍分析1.8051芯片：8051芯片含有40个管脚，其中32个管脚是P0,P1,P2,P3，四个I/O接口，两个时钟电路引脚XTAL1,XTAL2，四个控制引脚RST, ALE,PSEN和EA，一个电源引脚和一个接地引脚.其中XTAL1,XTAL2引脚用来控制时钟电路，RST是复位信号输入端，当此输入端保持两个机器周期的高电平时，就可以完成复位操作，ALE端是地址锁存允许信号端，PSEN程序存储允许输出信号端，EA外部程序存储器地址允许输入端.2.74LS373:74LS373含有20个接口，8个输入端，8个输出端，一个电源接口和一个接地口，LE和OE接口. 3.数码管：数码管有8个输入接口和一个共阴极端，8个输入端分别接A,B,C,D,E,F,G七个显示管和一个小数点端DP.图2数码管4.扬声电路：该电路由一个作为驱动作用的三极管，一个电阻和一个喇叭组成.5.计分电路：该集成电路具有"清零"，预置数，加计数和减计数四个功能.进行预置时，在P0口输入100，当抢答成功的时候手动加10分，不成功时候减10分.当需要加分时，按键使P0口输入高电平，在程序寄存器中送入10，则显示器个位进1，显示加10分.当需要减分的时，按键使P0口输入低电平在程序寄存器中送入10，则显示器十位减10分，则显示少10分.四，程序介绍1.定时整定：复位键复位以后，处理器收到整定时间的信号，这样给片内用于定时设置的单元连续的加1操作，其过程的状态显1位显示器显示，当断开整定开关程序转入下一步的访问.2.组别显示：当有人抢答时，则停止定时显示组别，抢答有效发出高频铃声（输出2KHZ脉冲），无效为低频铃声（输出为1KHZ脉冲），此处用了一个键操作程序，还有一个脉冲信号输出程序.3.加减分程序：先预置100分，若抢答成功，主持人按键加10分，若回答错误则减10分，若犯规则执行显示组别，发出低频铃声.4.消噪子程序：以防止误动作，查询得到组别号码，暂存于单片机内指定单元，同时完成下述操作：关闭定时钟，封闭抢答查询，以保证以后 抢答无效.YNYNYNYN图3程序流程图五，源程序清单：ORG 0000HAJMP MAINORG 000BHAJMP MAINORG 3000HMAIN:MOV SP,#2FHMOV B,#5AH ；中断90次MOV TOMD,#01HMOV TL0,#0B0HMOV TH0,#3CHSETB TR0SETB ET0SETB EASJMP $RE: MOV TL0,#0B0HMOV TH0 #3CHDJNA B,LOOPCLR TR0LOOP: SETB RESETLJMP MAINORG 2000HSETB TOMDMOV TMOD #01HCPL P0MOV DPTR,#7F04H ；把地址送到DPTRMOV A,#0BH ；送10次循环MOV @DPTR,AINC DPTRMOV A,#40HMOV @DPTR,AMOVX DPTR,#7F00HRESETORG4000HMOV A,#00H ；向数据输出输入口送0MOV SUBF,AKL0: JNB TI,KL0 CLR TIKL1: JNB P1.0,PK1 ;P1.0键是否按下JB P1.1,KL1PK1: ACALL D10MS ；延时10秒JNB P1.1,KL2KL2: ACALL D10MSJNB P1.2,KL3KL3: ACALL D10MSKL4: JNB P1.0,KL4JNB P1.1,KL4JNB P1.2,KL4MOV A,R4 ；取键号ADD A,R3SUBB A,#0AH ；是命令键吗JNC KL6 ；转向命令键处理MOV 。
9.哪有抢答器相关毕业设计
·竞赛抢答器设计 （字数：7248，页数：16 88.00）·PLC控制的抢答器设计 （字数：7411，页数：35 118.00）·智能抢答器设计 （字数：8413，页数：22 60.00）·基于Multism/protel的数字抢答器 （字数：9531，页数：26 68.00）·组态控制抢答器系统设计 （字数：13109，页数：33 128.00）·智力竞赛抢答器 （字数：6823，页数：27 68.00）·知识竞赛抢答器PLC设计 （字数：22085，页数：49 108.00）·八路智能抢答器设计 （字数：8415，页数：22 60.00）·基于单片机的6路抢答器设计 （字数：10210，页数：29 108.00）·数码显示抢答器设计 （字数：11744，页数：27 90.00）·三菱PLC控制的四路抢答器 （字数：12575，页数：47 88.00）·智力竞赛抢答器PLC设计 （字数：10161，页数：25 68.00）·大型抢答器设计 （字数：5730，页数：21 79.00）·六路抢答器设计 （字数：7168，页数：17 68.00）·多路智力抢答器设计 （字数：11398.页数：33 108.00）·100路数字抢答器设计 （字数：7357，页数：27 108.00）·四路数字抢答器设计 （字数：5226，页数：14 50.00）·基于单片机的八路抢答器设计 （字数：6592，页数：23 98.00）·基于EDA技术的智力竞赛抢答器的设计 （字数：15131，页数：35 148.00）·基于FPGA的18路智力竞赛电子抢答器设计 （字数：14230，页数：46 168.00）。
转载请注明出处众文网 » 六路智能抢答器毕业论文