数电数字时钟毕业论文

1.谁有数字时钟的毕业论文设计

摘 要

本次的硬件综合设计是对我们所学知识的综合运用，独立完成具有一定实用价值的小型系统——数字时钟。

数字时钟是一种用数字技术实现是、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，具有更长的使用寿命，能被更好的广泛运用。数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

数字时钟系统的主要功能：

(1)通过液晶显示器显示时分秒，具有时分校准、整点报时和加点自检功能；

(2)整点报时通过光和声音两种情况报警；

(3)时钟信号有主用时钟电路提供；

(4)时钟校准由键盘完成；

(5)系统在丢电的情况下不影响时钟的运行。

系统运用到的硬件资源：单片机核心系统（AT89S52）、实时时钟（DS1307）、TD0273D01七段LCD(HT1621B驱动)、NTC测量电路（NE555）、USB通信和供电电路（ CH372）、LED指示灯、键盘、蜂鸣器等。

首先，我们通过基本的焊接技能训练，掌握LCD Exam实验板的硬件原理，进行PCB线路板的设计，将运用到的硬件进行组装和焊接，通过硬件调试。

接着，根据所设计数字时钟的功能要求进行软件的总体结构设计、软件的具体实现并仿真调试。

最后，进行程序固化、系统的调试和维护，最终完成整个系统的设计，提交课程设计报告。

此系统的设计是我们了解采用控制产品开发的全部过程，掌握专用计算机系统的软硬件设计过程、方法及实现，为以后设计和工作打下良好基础。

关键词：数字时钟 DS1307 单片机

目 录

摘要

一、总体结构

二、硬件设计原理

1、时钟模块

2.核心模块

3.显示及驱动模块

4.其他电路

(1)蜂鸣器

(2)POWER LED指示灯

(3)键盘（4键）

(4)电阻

(5)电容

三、软件总体结构

四、软件具体实现

1.系统初始化

2.报警部分

3.显示程序

4.CPU读流程

5.HT1621的一个字节的写过程

6.DS1307的一个字节写的过程

7.DS1307的一个字节读的过程

五、调试和故障排除

1.焊接测试

2.程序调试

六、结束语

七、参考文献

八、附录

2.数字钟的毕业论文摘要

电子钟相关毕业设计

·数字电子钟的电路设计 （字数：9242，页数：22 ）·数字电子钟的设计与制作 （字数：8017，页数：22 ）·数字钟的设计 （字数：6208，页数：21 ）·基于8051单片机的数字钟 （字数：21638，页数：50）·基于单片机的电子时钟控制系统 （字数：7935，页数：42 ）·数字电路数字钟设计 （字数：4846，页数：21 ）·电子闹钟设计 （字数：4094，页数：19 ）·定时闹钟设计 （字数：5714，页数：24 ）·智能定时闹钟设计 （字数：3826，页数：18 ）·下棋定时钟设计 （字数：5290，页数：24 ）·多功能数字钟设计与制作 （字数：13129，页数：34）·基于单片机的电子钟设计 （字数：7710，页数：24 ）·基于单片机的数字电子钟设计 （字数：10301，页数：42）·基于Labview的虚拟数字钟设计 （字数：17457，页数：32）·电子日历钟 （字数：10677，页数：33）·数字钟的设计与制作 （字数：4922，页数：23 ）·单片机数字钟设计 （字数：15355，页数：47）·基于单片机的数字钟设计 （字数：12541，页数：27）·单片机定时闹钟设计 （字数：8450，页数：24 ）·万年历可编程电子钟控电铃 （字数：14371.页数：41）·数字定时闹钟设计 （字数：7770，页数：28 ）·基于EDA技术的数字电子钟设计 （字数：12247，页数：32）·多功能时钟打点系统设计 （字数：8353，页数：31 ）·智能音乐闹钟设计 （字数：10002，页数：37）·基于AT89S51单片机的数字电子钟设计 （字数：14560，页数：39）

3.求数字电子钟毕业论文设计

数字电子钟设计方案（17页，5388字）

目 录

1 数字电子钟设计方案 2

1.1 数字计时器的设计思想 2

1.2数字电子钟组成框图 2

1.3数字电路设计及元器件参数选择 2

1.3.1秒信号电路 2

1.3.2 时、分、秒计数器 3

1.3.3 译码显示电路 4

1.3.4校时电路 5

1.3.5 总体电路 6

1.4 安装与调试 7

2 电子钟逻辑电路知识 8

2.1数制 8

2.1.1十进制 8

2.1.2 二进制 8

2.1.3 十六进制 8

2.2主要元件介绍 8

2.2.1 CD4511芯片 8

2.2.2 CD4518芯片 9

2.2.3 CD4011芯片 10

2.2.4 CD4013芯片 10

2.2.5 555定时器 11

3 总结 13

附录A元器件清单 14

附录C硬件实物图片 16

附录D焊接图 17

4.求数字电子钟毕业论文设计

12. 基于单片机的电子钟设计（字数：7710，页数：24 ） 13. 基于单片机的数字电子钟设计（字数：10301，页数：42 价） 14. 基于Labview的虚拟数字钟设计（字数：17457，页数：32 ） 15. 电子日历钟（字数：10677，页数：33 ） 16. 数字钟的设计与制作（字数：4922，页数：23 ） 17. 单片机数字钟设计（字数：15355，页数：47 ） 18. 基于单片机的数字钟设计（字数：12541，页数：27 ） 19. 单片机定时闹钟设计（字数：8450，页数：24 ） 20. 万年历可编程电子钟控电铃（字数：14371.页数：41 价）可联&系>Q=Q:136。

后面输入。.775。

.接着输入12。

5Q%Q空>间里有所有内容。可$代，$写21. 数字定时闹钟设计（字数：7770，页数：28 ） 22. 基于EDA技术的数字电子钟设计（字数：12247，页数：32 ） 23. 多功能时钟打点系统设计（字数：8353，页数：31 ） 24. 智能音乐闹钟设计（字数：10002，页数：37 ） 25. 基于AT89S51单片机的数字电子钟设计（字数：14560，页数：39 ）。

5.关于数字电子钟的设计论文

由于集成电路制造技术日新月异，电子电路的设计日 趋复杂。为了能在电路付诸实现之前，完全掌握操作环境因素（如电源电压、温度等）对电路的影响，利用电脑辅助设计进行电模拟与分析，并进行输入与输出信号响应的验证，可有效地节省产品开发的时间与成本。

Simulation Program with Integrated Circuit Emphasis (PSPICE)软件是专门用于电子电路仿真的“虚拟电子工作台PSPICE软件具有强大的电路图绘制功能、电路模拟仿真功能、图形后处理功能和元器件符号制作功能，以图形方式输入，自动进行电路检查，生成图表，模拟和计算电路。它的用途非常广泛，不仅可以用于电路分析和优化设计，还可用于电子线路、电路和信号与系统等课程的计算机辅助教学。与印制版设计软件配合使用，还可实现电子设计自动化。被公认是通用电路模拟程序中最优秀的软件，具有广阔的应用前景。这些特点使得PSPICE受到广大电子设计工作者、科研人员和高校师生的热烈欢迎，国内许多高校已将其列入电子类本科生和硕士生的辅修课程。

2 设计目的

2.1掌握数字钟的工作原理及其设计方法

2.2熟悉常用数字集成电路的使用方法

2.3应用pspice软件进行仿真

3 设计内容及要求

3.1设计一个有“时”、“分”、“秒”（23小时59分59秒）显示的数字时钟。（“时”和“分”的校准电路部分为选做内容）

3.2用中小规模集成电路（PSpice9.1中的74161或74390;EWB5.0中的74163加上4511以及LED等）组成数字电子钟，进行组装调试，并进行仿真。

3.3画出原理框图和逻辑电路图，写出设计实验总结报告。

6.数电数字钟课程设计报告

数字电子技术课程设计报告题 目： 数字钟的设计与制作 学 年学 期： 专 业 班 级：学 号： 姓 名： 指导教师及职称：讲师时 间： 地点：设计目的熟悉集成电路的引脚安排.掌握各芯片的逻辑功能及使用方法.了解面包板结构及其接线方法.了解数字钟的组成及工作原理.熟悉数字钟的设计与制作.设计要求1.设计指标时间以24小时为一个周期；显示时，分，秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.2.设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；PCB文件生成与打印输出.3.制作要求 自行装配和调试，并能发现问题和解决问题.4.编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会.设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路.由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1所示为数字钟的一般构成框图.图3-1 数字钟的组成框图⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768（)次分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器.⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器.⑷译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流.⑸数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管.2.数字钟的工作原理1）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定.图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体，电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波.输出反馈电 阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器.电容C1,C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能.由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确.晶体XTAL的频率选为32768HZ.该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数.从有关手册中，可查得C1,C2均为30pF.当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施.由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ.较高的反馈电阻有利于提高振荡频率的稳定性.非门电路可选74HC00.图3-2 COMS晶体振荡器2）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频.通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现.例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215)，即实现该分频功能的计数器相当于15极2进制计数器.常用的2进制计数器有74HC393等.本实验中采用CD4060来构成分频电路.CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便.CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其内部框图如图3-3所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能.图3-3 CD4046内部框图3）时间计数单元时间计数单元有时计数，分计数和秒计数等几个部分.时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码.一般采用10进制计数器74HC390来实现时间计数单元的计数功能.为减少器件使用数量，可选74HC390，其内部逻辑框图如图 2.3所示.该器件为双2—5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）.图3-4 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可.CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连.秒十位计数单元为6进制计数器，需要进制转换.将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA。

7.数字钟的论文

摘要（数字钟）实际上是一个对标准频率（1HZ）进行计数的计数电路。

（数字钟论文）我们使用石英晶体振荡器电路构成数字钟。以10进制计数器74HC390来实现时间计数单元的计数功能。

采用CD4511作为显示译码电路。选择LED数码管作为显示单元电路。

（数字钟论文）由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。用COMS与或非门实现的时或分校时电路。

该电路还有在整点前10秒钟内开始整点报时的功能。报时电路可选74HC30来构成。

时间以12小时为一个周期。（数字钟论文） 关键词数字钟；石英晶体振荡器；计数；校时电路 摘要 ……………………………………………………………………2关键字 …………………………………………………………………2一、设计目的……………………………………………………………3二、设计要求……………………………………………………………3三、原理框图……………………………………………………………3四、元器件………………………………………………………………7五、各功能块电路图…………………………………………………10六、总接线元件布局简图……………………………………………14七、设计体会…………………………………………………………15八、参考文献…………………………………………………………15 数字钟 一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。

因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。

通过设计加深对刚刚学习了的数字电子技术的认识。我们此次设计数字钟是为了了解数字钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。

（数字钟论文）二、设计要求（1）设计指标 ① 时间以12小时为一个周期。② 显示时、分、秒。

③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。

⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求① 画出电路原理图。

② 元器件及参数选择。③ 电路仿真与调试。

（3）编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图 （数字钟论文）1.数字钟的构成数字钟实际上是由一个对标准频率（1HZ）进行计数的计数电路为主要部分构成的。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路来构成数字钟的标准时间基准信号。

数字钟的组成框图如下图所示。 2.晶体振荡器电路（数字钟论文）晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，它可以保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。

如图（b）所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

（数字钟论文）CMOS 晶体振荡器的图形如下 3.时间记数电路（数字钟论文）一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中我们选择的是74HC390。

其内部逻辑框图如右上图。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。

秒十位计数单元为6进制计数器，我们需要对它进行进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的。

8.跪求数字钟的设计与制作毕业论文一篇

摘要

第一章绪论

第二章数字时钟简介

1.1振荡器

1.2分频器电路

1.3计数器

1.4 译码显示电路

1.5校时电路

1.6报时电路

第三章设计步骤与方法

3.1振荡电路

3.2分频器电路

3.3计数器

3.3.1计数器六十进制的接法

3.3.2二十四进制计数器的接法

3.4译码显示电路

3.5校时电路

3.6整点报时电路

3.6.1控制门电路部分

3.6.2音响电路部分

第四章组装与调试

4.1接通电源逐步调试

4.2按顺序对电路连线和调试

总结

致 谢

参考文献

9.数字电路数字钟设计

根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。

1. 秒脉冲发生器 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出.2. 计数译码显示 秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示00~59，它们的个位为十进制，十位为六进制。

时为二十四进制计数器，显示为00~23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。周为七进制数，按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1.1所示。

按表1.1状态表不难设计出“日”计数器的电路（日用数字8代替）。所有计数器的译码显示均采用BCD—七段译码器，显示器采用共阴或共阳的显示器。

Q4 Q3 Q2 Q1 显示1 0 0 0 日0 0 0 110 0 1 020 0 1 130 1 0 040 1 0 150 1 1 06 表1.1 状态表3. 校时电路 在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。

4. 整点报时电路 当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即 当分为59时，则秒在计数计到54时，输出一延时高电平去打开低音与门，使报时声按500Hz频率呜叫5声，直至秒计数器计到58时，结束这高电平脉冲；当秒计数到59时，则去驱动高音1KHz频率输出而鸣叫1声。

五、参考电路 数字电子钟逻辑电路参考图如图1.3所示。参考电路简要说明1. 秒脉冲电路 由晶振32768Hz经14分频器分频为2Hz，再经一次分频，即得1Hz标准秒脉冲，供时钟计数器用。

2. 单次脉冲、连续脉冲 这主要是供手动校时用。若开关K1打在单次端，要调整日、时、分、秒即可按单次脉冲进行校正。

如K1在单次，K2在手动，则此时按动单次脉冲键，使周计数器从星期1到星期日计数。若开关K1处于连续端，则校正时，不需要按动单次脉冲，即可进行校正。

单次、连续脉冲均由门电路构成。3. 秒、分、时、日计数器 这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。

从图3中可以发现秒、分两组计数器完全相同。当计数到59时，再来一个脉冲变成00，然后再重新开始计数。

图中利用“异步清零”反馈到/CR端，而实现个位十进制，十位六进制的功能。时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，应该回到“零”。

所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，时计数器清零，图中采用了十位的“2”和个位的“4”相与非后再清零。对于日计数器电路，它是由四个D触发器组成的（也可以用JK触发器），其逻辑功能满足了表1，即当计数器计到6后，再来一个脉冲，用7的瞬态将Q4、Q3、Q2、Q1置数，即为“1000”，从而显示“日”（8）。

4.译码、显示 译码、显示很简单，采用共阴极LED数码管LC5011-11和译码器74LS248，当然也可用共阳数码管和译码器。1. 整点报时 当计数到整点的前6秒钟，此时应该准备报时。

图3中，当分计到59分时，将分触发器QH置1，而等到秒计数到54秒时，将秒触发器QL置1，然后通过QL与QH相与后再和1s标准秒信号相与而去控制低音喇叭呜叫，直至59秒时，产生一个复位信号，使QL清0，停止低音呜叫，同时59秒信号的反相又和QH相与后去控制高音喇叭呜叫。当计到分、秒从59:59—00:00时，呜叫结束，完成整点报时。

2. 呜叫电路 呜叫电路由高、低两种频率通过或门去驱动一个三极管，带动喇叭呜叫。1KHz 和500Hz从晶振分频器近似获得。

如图中CD4060分频器的输出端Q5和Q6。Q5输出频率为1024Hz,Q6输出频率为512Hz。

10.急求：单片机实时数字电子时钟设计+论文 骁倒

实时数字电子时钟设计摘要：本次设计以AT89C2051芯片为核心，辅以必要的外围电路，设计了一个简易的电子时钟，它由5V直流电源供电。

在硬件方面，除了CPU外，使用四个七段LED数码管来进行显示，LED采用的是动态扫描显示，使用三极管9014进行驱动。通过LED能够比较准确显示时、分。

三个简单的按键实现对时间的调整。软件方面采用汇编语言编程。

整个电子钟系统能完成时间的显示，调时，定时闹钟，报警等功能。关键词：AT89C2051 LED数码管 三极管9014毕业设计说明书目录第一章 前言 …………………………………………………………………………13第二章 硬件设计 ………………………………………………………………… 15 2.1 总体方案 ……………………………………………………………………15 2.2 单片机选型 …………………………………………………………………15 2.2.1 AT89C2051主要性能 ……………………………………………………16 2.2.2 AT89C2051的结构框图 …………………………………………………17 2.2.3 AT89C2051的引脚说明 …………………………………………………17 2.2.4 AT89C2051相对于一般80C51的变化 …………………………………19 2.3 系统时钟电路设计 …………………………………………………………19 2.3.1 设计原理 …………………………………………………………………19 2.3.2 具体电路设计 ……………………………………………………………19 2.4 按键电路的设计 ……………………………………………………………20 2.4.1 独立式键盘 ………………………………………………………………20 2.4.2 矩阵式键盘 ………………………………………………………………21 2.5 显示电路设计 ………………………………………………………………21 2.6 系统复位电路设计 …………………………………………………………23 2.6.1 设计原理 ………………………………………………………………232.6.2 方案的比较与选择 ………………………………………………………242.6.3 方案的改进 ………………………………………………………………242.7 定时报警电路设计 …………………………………………………………24第三章 软件设计 …………………………………………………………………263.1 软件设计中的主程序流程图设计 …………………………………………26 3.2 中断子程序流程图 …………………………………………………………27 3.3 显示模块设计 ………………………………………………………………28 3.4 闪烁功能的实现 ……………………………………………………………29 3.5 时间设定模块设计 …………………………………………………………30 3.6 定是报警功能的实现 ………………………………………………………31 3.7 按键流程图 …………………………………………………………………32第五章 总结 ………………………………………………………………………33致谢 ………………………………………………………………………………34 参考文献 …………………………………………………………………………35附录一：系统硬件电路图 …………………………………………………………36附录二：程序清单 …………………………………………………………………37专业论文经验交流，解您燃眉之急。

转载请注明出处众文网 » 数电数字时钟毕业论文