众文网1.设计一个基于FPGA的数字时钟
秒计数器计数59后，分计数器+1，同时秒归0以此类推。
当分计数器到59的时候，时计数器+1，同时分归0以此类推。
当时计数器=23，分计数器=59，秒计数器=59时，全部复位为0另外整点报时功能，需要加入一个信号ring signal（这个信号时接给蜂鸣器的），也就是当分计数器=59，秒计数器=59时。
给出一个ring signal=1，这个ring signal=1的信号要持续多久，就看你自己设计经过几个时钟周期，让其停止。而音调的高低：可以给蜂鸣器送不同的电压来确定。
响几声的话：你可以设计成比如说，一个时钟周期，就是相当于你的2HZ的2秒钟首先 ring signal =1 ，然后下一个时钟周期ring sianl=0，再等于1，再等于0，再等于1，再等于0，再等于1，再等于0，这样四声低的就完成了，然后下一声高的，你就可以用另外一个信号ring siangl2持续一个时钟周期。ring signal2=1，再复位为0注意ring signal 和ring signal2的信号电压要给的不同，保证音调高低另外重要的是还需要一个模块来驱动数码管。
就相当于说是告诉数码管在它显示1,2,3,4,5,6,7,8,9,0的时候，它的七段 灯是怎么样亮的。而且数码管还分共阴共阳极。
可以根据其情况来给它不同的使能信号。至于你说的原理图，我想应该是代码综合出来的RTL级示意图吧。
因为既然是试验箱就是不需要你自己设计硬件的。那RTL级的图的话，如果就我上面说的这些你还是没明白的话，可以再问我。
我再抽时间给你画个图。 或者最好由代码来生成.另外在上实验箱实现的时候，你可以参照实验箱的使用手册，来定义输出的管脚.注意管脚文件可以在你的编译软件里设置.关键看你用哪家公司的FPGA了.Xilinx的ISE,Altera的QUARTUS ii 。
或者可以另外写UCF文件跟你的代码一起编译，管脚设定便自动生成了。 如果有问题你可以继续补充问题。
乐意为你解答。或者留下你的联系方式，我可以后续support 你。
楼上的兄弟，你有设计那是你的设计.你的设计是完全按照楼主的意思来量身订制的么？你这种设计文档，网上一搜一大堆.有用么？楼主是用实验箱来做的，试问你带的原理图是什么东西啊？schematic?layout？只有让楼主知道设计原理是怎么样的，才能让他理解并做好自己的设计.懂？。
2.急求一篇《基于FPGA电子万年历设计》的毕业论文设计
一 课题任务：
以FPGA适配板为核心，设计并制作一款数字万年历。此数字万年历以“日”为基本计时单位，用8只数码管适时显示“年、月、日”。
此万年历具有区分大小月、调整日期、生日提醒等功能。
二 课题研究现状及发展趋势：
在当代繁忙的工作与生活中，时间与我们每一个人都有非常密切的关系，每个人都受到时间的影响。为了更好的利用我们自己的时间，我们必须对时间有一个度量，因此产生了钟表。钟表的发展是非常迅速的，从刚开始的机械式钟表到现在普遍用到的数字式钟表，即使现在钟表千奇百怪，但是它们都只是完成一种功能——计时功能，只是工作原理不同而已，在人们的使用过程中，逐渐发现了钟表的功能太单一，没有更大程度上的满足人们的需求。因此在这里，我想能不能把一些辅助功能加入钟表中。在此设计中所设计的钟表不但具有普通钟表的功能，它还能实现额外的功能：世界时、农历显示。人类不断研究，不断创新纪录。发展到现在人们广泛使用的万年历。
万年历是采用数字电路实现对.时，分，秒.数字显示的计时装置，广泛用于个人家庭，车站， 码头办公室等公共场所，成为人们常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，远远超过老式钟表， 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，但是所有这些，都是以钟表数字化为基础的。因此，研究万年历及扩大其应用，有着非常现实的意义。它可以对年、月、日、周日、时、分、秒进行计时，对于数字电子万年历采用直观的数字显示，可以同时显示年、月、日、周日、时、分、秒等信息，还具有时间校准等功能。
综上所述此万年历具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的市场前景。
三 设计方案：
1.工作原理
。。。。。.
有做好的设计可以给你参阅的！！！！！！
3.题目： 基于FPGA数字钟的设计与调试
这个设计很容易。核心的也就是几个计数器而已。
秒计数器计数59后，分计数器+1，同时秒归0
以此类推。
当分计数器到59的时候，时计数器+1，同时分归0
以此类推。
当时计数器=23，分计数器=59，秒计数器=59时，全部复位为0
另外整点报时功能，需要加入一个信号ring signal（这个信号时接给蜂鸣器的），也就是当分计数器=59，秒计数器=59时。给出一个
ring signal=1，这个ring signal=1的信号要持续多久，就看你自己设计经过几个时钟周期，让其停止。
而音调的高低：可以给蜂鸣器送不同的电压来确定。
响几声的话：你可以设计成比如说，一个时钟周期，就是相当于你的2HZ的2秒钟
首先 ring signal =1 ，然后下一个时钟周期ring sianl=0,
再等于1，再等于0,
再等于1，再等于0,
再等于1，再等于0,
这样四声低的就完成了，然后下一声高的，你就可以用另外一个信号ring siangl2
持续一个时钟周期。ring signal2=1，再复位为0
注意ring signal 和ring signal2的信号电压要给的不同，保证音调高低
另外重要的是还需要一个模块来驱动数码管。就相当于说是告诉数码管在它显示1,2,3,4,5,6,7,8,9,0的时候，它的七段 灯是怎么样亮的。
而且数码管还分共阴共阳极。可以根据其情况来给它不同的使能信号。
至于你说的原理图，我想应该是代码综合出来的RTL级示意图吧。因为既然是试验箱就是不需要你自己设计硬件的。那RTL级的图的话，如果就我上面说的这些你还是没明白的话，可以再问我。我再抽时间给你画个图。 或者最好由代码来生成.
另外在上实验箱实现的时候，你可以参照实验箱的使用手册，来定义输出的管脚.注意管脚文件可以在你的编译软件里设置.关键看你用哪家公司的FPGA了.Xilinx的ISE,Altera的QUARTUS ii 。或者可以另外写UCF文件跟你的代码一起编译，管脚设定便自动生成了。
如果有问题你可以继续补充问题。乐意为你解答。
或者留下你的联系方式，我可以后续support 你。
楼上的兄弟，你有设计那是你的设计.你的设计是完全按照楼主的意思来量身订制的么？
你这种设计文档，网上一搜一大堆.有用么？
楼主是用实验箱来做的，试问你带的原理图是什么东西啊？schematic?layout?
只有让楼主知道设计原理是怎么样的，才能让他理解并做好自己的设计.懂？
4.急求一篇《基于FPGA电子万年历设计》的毕业论文设计
一 课题任务：以FPGA适配板为核心，设计并制作一款数字万年历。
此数字万年历以“日”为基本计时单位，用8只数码管适时显示“年、月、日”。此万年历具有区分大小月、调整日期、生日提醒等功能。
二 课题研究现状及发展趋势：在当代繁忙的工作与生活中，时间与我们每一个人都有非常密切的关系，每个人都受到时间的影响。为了更好的利用我们自己的时间，我们必须对时间有一个度量，因此产生了钟表。
钟表的发展是非常迅速的，从刚开始的机械式钟表到现在普遍用到的数字式钟表，即使现在钟表千奇百怪，但是它们都只是完成一种功能——计时功能，只是工作原理不同而已，在人们的使用过程中，逐渐发现了钟表的功能太单一，没有更大程度上的满足人们的需求。因此在这里，我想能不能把一些辅助功能加入钟表中。
在此设计中所设计的钟表不但具有普通钟表的功能，它还能实现额外的功能：世界时、农历显示。人类不断研究，不断创新纪录。
发展到现在人们广泛使用的万年历。万年历是采用数字电路实现对.时，分，秒.数字显示的计时装置，广泛用于个人家庭，车站， 码头办公室等公共场所，成为人们常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，远远超过老式钟表， 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，但是所有这些，都是以钟表数字化为基础的。因此，研究万年历及扩大其应用，有着非常现实的意义。
它可以对年、月、日、周日、时、分、秒进行计时，对于数字电子万年历采用直观的数字显示，可以同时显示年、月、日、周日、时、分、秒等信息，还具有时间校准等功能。综上所述此万年历具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的市场前景。
三 设计方案：1.工作原理。
.有做好的设计可以给你参阅的！！！！！。
5.基于fpga数字时钟设计的主程序
如果你有兴趣，我把细节都给你module top( input clk, input rst, output CE, output SCLK, inout IO, output CS, output AO, output SCL, output SDI ); reg read_ds1302_start; wire read_ds1302_done; wire[23:0] read_ds1302_time; read_ds1302_time U1 (clk,rst,read_ds1302_start,read_ds1302_done,read_ds1302_time,CE,SCLK,IO); reg write_lcd_start; wire write_lcd_done; write_lcd_time U2 (clk,rst,CS,AO,SCL,SDI,write_lcd_start,write_lcd_done,read_ds1302_time); parameter T100ms = 21'd2_000_000; reg[20:0] count; always@(posedge clk,negedge rst) if(!rst) count <= 0; else if(count < T100ms) count <= count + 21'd1; else count <= 0;reg[1:0] i; reg[3:0] temp; always@(posedge clk,negedge rst) if(!rst) begin read_ds1302_start <= 0; write_lcd_start <= 0; i <= 0; end else case(i) 2'd0: if(count == T100ms) begin read_ds1302_start <= 1; i <= i + 2'd1; end 2'd1: begin read_ds1302_start <= 0; if(read_ds1302_done) if(read_ds1302_time[3:0] != temp) begin temp <= read_ds1302_time[3:0]; write_lcd_start <= 1; i <= i + 2'd1; end else i <= 0; end 2'd2: begin write_lcd_start <= 0; if(write_lcd_done) i <= 0; end endcase endmodule。
6.基于fpga数字秒表的设计答辩怎么说
一. 设计意义及功能
随着人们生活水平的日益提高，社会体系的日益完善，人们对于各种应用器材的要求也越来越高.秒表作为日常生活中，特别是体育运动中应用的特别广泛，所以精确且方便使用的秒表就被越来越多的人所选择.本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片，用VHDL语言描述的。它具有开关、时钟和显示功能，其体积小，携带方便。
计时器的设计功能：
(1)精度应大于1/100s
(2)计时器的最长计时时间为1小时
在一般的短时间计时应用中，1小时应该足够了。为此需要一个6位显示器，显示最长时间为59分59.99秒。
(3)设置复位和启/停开关
复位开关用来使计时器清0，并作好清0准备。启/停开关的使用方法与传统的机械计时器相同，即按一下启/停开关，启动计时器开始计时，再按一下启/停开关计时终止。复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时进程应立即终止，并对计时器清零。
二. 实现原理
1.秒表各位的进制：一个计时范围为0.01秒~1小时的数字秒表由六个位构成，分别是0.01秒位、0.1秒位、1秒位、10秒位、1分位、10分位；0.01秒位、0.1秒位、1秒位是10进制的，10秒位是6进制的，1分位是10进制的，10分位是6进制的；所以本系统应该包括4个10进制计数器（如图1中CNT0）和2个6进制计数器（如图1中CNT6）。
注：其中输入端口：RST为计数器清零端，高电平有效；CIN为计数器使能端，高电平有效；CLK为时钟输入端；输出端口：COUNT[3..0]为计数值输出；COUT为计数器进位输出。
2.秒表的计时基准信号：以周期为0.01秒的计时脉冲作为一个比较精准的计时基准信号输入到0.01秒位计数器的时钟端；由于实验箱上不具备周期为0.01秒的时钟信号，所以需要采用分频器（如图1中CNT100）将10KHZ的时钟信号或者是其他频率的时钟信号经分频得到周期为0.01秒的计时基准信号，其分频数根据实际情况而定。
注：其中分频器输入端口：CLK为待分频的时钟输入；输出端口：NEWCLK为被分频后的时钟输出。
3. 数码管译码显示和动态扫描电路：
将计数器输出的值用数码管显示需要BCD-七段数码管译码显示（如图1中DELED）程序（实验四已经做过）；而将秒表的各位动态显示在数码管上，需要扫描电路（如图1中SEL4）。
注：其中扫描电路输入端口：CLK为扫描时钟输入；COUNT1~COUNT6为6组待扫描数据；输入端口：S[2..0]为当前时刻扫描的位值编码，若当前S[2..0]=000,COUNT1[3..0]为当前扫描到的值，则DOUT[3..0]的值为COUNT1[3..0]值。
4.芯片74161的调用主要是产生片选信号S[2..0].
5. 系统整体实现：新建原理图设计文件，将以上各个子模块按图连接起来，构成一个秒表设计系统。
7.多功能数字钟设计的论文~~急
多功能数字时钟的设计与制作摘nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp；要随着人类科技文明的发展，人们对于时钟的要求在不断地提高。
时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。高精度、多功能、小体积、低功耗，是现代时钟发展的趋势。
在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。本文正是基于这种设计方向，以单片机为控制核心，设计制作一个符合指标要求的多功能数字时钟。
本设计基于单片机技术原理，以单片机芯片AT89C51作为核心控制器，通过硬件电路的制作以及软件程序的编制，设计制作出一个多功能数字时钟系统。该时钟系统主要由时钟模块、闹钟模块、环境温度检测模块、液晶显示模块、键盘控制模块以及信号提示模块组成。
系统具有简单清晰的操作界面，能在4V~7V直流电源下正常工作。能够准确显示时间（显示格式为时时：分分：秒秒，24小时制），可随时进行时间调整，具有闹钟时间设置、闹钟开/关、止闹功能，能够对时钟所在的环境温度进行测量并显示。
设计以硬件软件化为指导思想，充分发挥单片机功能，大部分功能通过软件编程来实现，电路简单明了，系统稳定性高。同时，该时钟系统还具有功耗小、成本低的特点，具有很强的实用性。
由于系统所用元器件较少，单片机所被占用的I/O口不多，因此系统具有一定的可扩展性。关键词：单片机nbsp;nbsp;nbsp;nbsp；温度传感器DS18B20nbsp;nbsp;nbsp;nbsp；液晶显示目nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp；录1nbsp;nbsp；前言nbsp;12nbsp;nbsp；总体方案的确定nbsp;12.1nbsp;nbsp；时钟模块方案的比较与确定nbsp;12.2nbsp;nbsp；测温模块方案的比较与确定nbsp;32.3nbsp;nbsp；显示模块方案的比较与确定nbsp;63nbsp;nbsp；电路原理分析及设计nbsp;73.1nbsp;nbsp；硬件设计部分nbsp;73.1.1nbsp;nbsp；整体设计框图nbsp;73.1.2nbsp;nbsp；按键控制部分nbsp;83.1.3nbsp;nbsp；提示信号部分nbsp;103.1.4nbsp;nbsp；液晶显示部分nbsp;103.1.4.1nbsp;nbsp;SMC1602A的主要特性nbsp;103.1.4.2nbsp;nbsp；液晶显示屏SMC1602A技术参数与接口信号说明nbsp;113.1.4.3nbsp;nbsp；控制器接口说明nbsp;113.1.4.4nbsp;nbsp；系统LCD显示模块的连接nbsp;123.1.5nbsp;nbsp；温度检测部分nbsp;123.1.5.1nbsp;nbsp;DS18B20的主要特点nbsp;123.1.5.2nbsp;nbsp;DS18B20的内部结构nbsp;133.1.5.3nbsp;nbsp;DS18B20引脚说明nbsp;143.1.5.4nbsp;nbsp;DS18B20与单片机的典型接口设计nbsp;153.1.5.5nbsp;nbsp;DS18B20的测温原理与温度转换方法nbsp;163.1.5.6nbsp;nbsp；温度检测部分的连接nbsp;173.2nbsp;nbsp；软件设计部分nbsp;183.2.1nbsp;nbsp；主程序流程图nbsp;183.2.2nbsp;nbsp；主要子程序介绍nbsp;183.2.2.1nbsp;nbsp；计时器T0中断服务程序nbsp;183.2.2.2nbsp;nbsp;LCD初始化程序nbsp;213.2.2.3nbsp;nbsp;LCD显示程序nbsp;223.2.2.4nbsp;nbsp；温度检测部分nbsp;234nbsp;nbsp；调试情况分析nbsp;274.1nbsp;nbsp；硬件调试nbsp;274.1.1nbsp;nbsp；电路板的制作与检查nbsp;274.1.2nbsp;nbsp；电路模块调试nbsp;274.2nbsp;nbsp；软件调试nbsp;284.2.1nbsp;nbsp；软件调试的基本方法nbsp;284.2.2nbsp;nbsp；软件调试问题分析nbsp;285nbsp;nbsp；结论nbsp;29致谢nbsp;30参考文献nbsp;31英文摘要nbsp;32附录一nbsp;nbsp；元器件清单列表nbsp;33附录二nbsp;nbsp；硬件电路原理图nbsp;34附录三nbsp;nbsp；多功能数字时钟程序清单nbsp;35毕业论文（设计）成绩评定表nbsp;46。
转载请注明出处众文网 » fpga数字钟毕业论文