电子时钟设计毕业论文

1.数字钟的毕业论文摘要

电子钟相关毕业设计

·数字电子钟的电路设计 （字数：9242，页数：22 ）·数字电子钟的设计与制作 （字数：8017，页数：22 ）·数字钟的设计 （字数：6208，页数：21 ）·基于8051单片机的数字钟 （字数：21638，页数：50）·基于单片机的电子时钟控制系统 （字数：7935，页数：42 ）·数字电路数字钟设计 （字数：4846，页数：21 ）·电子闹钟设计 （字数：4094，页数：19 ）·定时闹钟设计 （字数：5714，页数：24 ）·智能定时闹钟设计 （字数：3826，页数：18 ）·下棋定时钟设计 （字数：5290，页数：24 ）·多功能数字钟设计与制作 （字数：13129，页数：34）·基于单片机的电子钟设计 （字数：7710，页数：24 ）·基于单片机的数字电子钟设计 （字数：10301，页数：42）·基于Labview的虚拟数字钟设计 （字数：17457，页数：32）·电子日历钟 （字数：10677，页数：33）·数字钟的设计与制作 （字数：4922，页数：23 ）·单片机数字钟设计 （字数：15355，页数：47）·基于单片机的数字钟设计 （字数：12541，页数：27）·单片机定时闹钟设计 （字数：8450，页数：24 ）·万年历可编程电子钟控电铃 （字数：14371.页数：41）·数字定时闹钟设计 （字数：7770，页数：28 ）·基于EDA技术的数字电子钟设计 （字数：12247，页数：32）·多功能时钟打点系统设计 （字数：8353，页数：31 ）·智能音乐闹钟设计 （字数：10002，页数：37）·基于AT89S51单片机的数字电子钟设计 （字数：14560，页数：39）

2.电子数字钟的详细设计报告（带设计图）

数字钟设计报告1 设计目的数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。

总的来说，此次课程设计，有助于学生对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。2 设计任务设计制作一个数字电子钟设计指标：1. 时间计数电路采用24进制，从00开始到23后再回到00;2. 各用2位数码管显示时、分、秒；3. 具有自动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4. 计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。

5.为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。3 数字电子钟的电路系统设计下面将详细介绍整个数字电子钟的电路系统设计过程。

其中包括数字电子钟的设计原理，设计方案的确定，数字电子钟的电路设计计算机仿真，电路的设计与调试几个设计部分。3.1 设计原理数字电子钟是一个对标准频率（1HZ）进行计数的计数电路。

它由振荡器、分配器、计数器、译码器和显示器电路组成。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。

秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。

3.数字钟的论文

摘要（数字钟）实际上是一个对标准频率（1HZ）进行计数的计数电路。

（数字钟论文）我们使用石英晶体振荡器电路构成数字钟。以10进制计数器74HC390来实现时间计数单元的计数功能。

采用CD4511作为显示译码电路。选择LED数码管作为显示单元电路。

（数字钟论文）由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。用COMS与或非门实现的时或分校时电路。

该电路还有在整点前10秒钟内开始整点报时的功能。报时电路可选74HC30来构成。

时间以12小时为一个周期。（数字钟论文） 关键词数字钟；石英晶体振荡器；计数；校时电路 摘要 ……………………………………………………………………2关键字 …………………………………………………………………2一、设计目的……………………………………………………………3二、设计要求……………………………………………………………3三、原理框图……………………………………………………………3四、元器件………………………………………………………………7五、各功能块电路图…………………………………………………10六、总接线元件布局简图……………………………………………14七、设计体会…………………………………………………………15八、参考文献…………………………………………………………15 数字钟 一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。

因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。

通过设计加深对刚刚学习了的数字电子技术的认识。我们此次设计数字钟是为了了解数字钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。

（数字钟论文）二、设计要求（1）设计指标 ① 时间以12小时为一个周期。② 显示时、分、秒。

③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。

⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求① 画出电路原理图。

② 元器件及参数选择。③ 电路仿真与调试。

（3）编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图 （数字钟论文）1.数字钟的构成数字钟实际上是由一个对标准频率（1HZ）进行计数的计数电路为主要部分构成的。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路来构成数字钟的标准时间基准信号。

数字钟的组成框图如下图所示。 2.晶体振荡器电路（数字钟论文）晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，它可以保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。

如图（b）所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

（数字钟论文）CMOS 晶体振荡器的图形如下 3.时间记数电路（数字钟论文）一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中我们选择的是74HC390。

其内部逻辑框图如右上图。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。

秒十位计数单元为6进制计数器，我们需要对它进行进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的。

4.求数字电子钟毕业论文设计

12. 基于单片机的电子钟设计（字数：7710，页数：24 ） 13. 基于单片机的数字电子钟设计（字数：10301，页数：42 价） 14. 基于Labview的虚拟数字钟设计（字数：17457，页数：32 ） 15. 电子日历钟（字数：10677，页数：33 ） 16. 数字钟的设计与制作（字数：4922，页数：23 ） 17. 单片机数字钟设计（字数：15355，页数：47 ） 18. 基于单片机的数字钟设计（字数：12541，页数：27 ） 19. 单片机定时闹钟设计（字数：8450，页数：24 ） 20. 万年历可编程电子钟控电铃（字数：14371.页数：41 价）可联&系>Q=Q:136。

后面输入。.775。

.接着输入12。

5Q%Q空>间里有所有内容。可$代，$写21. 数字定时闹钟设计（字数：7770，页数：28 ） 22. 基于EDA技术的数字电子钟设计（字数：12247，页数：32 ） 23. 多功能时钟打点系统设计（字数：8353，页数：31 ） 24. 智能音乐闹钟设计（字数：10002，页数：37 ） 25. 基于AT89S51单片机的数字电子钟设计（字数：14560，页数：39 ）。

5.电子钟课程设计：

目录1 设计目的 32 设计要求指标 32.1 基本功能 32.2 扩展功能 43.方案论证与比较 44 总体框图设计 45 电路原理分析 45.1数字钟的构成 45.1.1 分频器电路 55.1.2 时间计数器电路 55.1.3分频器电路 65.1.4振荡器电路 65.1.5数字时钟的计数显示电路 65.2 校时电路 75.3 整点报时电路 86系统仿真与调试 87.结论 8参考文献 9实验作品附图 10数字钟摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。

从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。

本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。

因此，研究数字钟及扩大其应用，有着非常现实的意义。1 设计目的1.掌握数字钟的设计、组装与调试方法。

2.熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法。3.掌握面包板结构及其接线方法4.熟悉仿真软件的使用。

2 设计要求及指标2.1基本功能1）时钟显示功能，能够正确显示“时”、“分”、“秒”。2）具有快速校准时、分、秒的功能。

3）用555定时器与RC组成的多谐振荡器产生一个标准频率（1Hz）的方波脉冲信号。2.2扩展功能1）用晶体振荡器产生一个标准频率（1Hz）的脉冲信号。

2）具有整点报时的功能。3）具有闹钟的功能。

4）……3、方案论证与比较本设计方案使用555多谐振荡器来产生1HZ的信号。通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。

虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。我们组依然同时设计了555和晶振两个信号产生电路。

（本实验报告中着重按照原方案设计的555电路进行说明）4、系统设计框图数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。在本设计中555振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。

秒信号送入计数器进行计数，把累计的结果以‘时’、‘分’、‘秒’的数字显示出来。‘时’显示由二十四进制计数器、译码器、显示器构成，‘分’、‘秒’显示分别由六十进制计数器、译码器、显示器构成。

其原理框图如图1.1所示。5、电路原理分析5.1数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路.由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定.在此使用555振荡器组成1Hz的信号。

数字钟原理框图（1.1）5.1.1振荡器电路 555定时器组成的振荡器电路给数字钟提供一个频率为1Hz的方波信号。其中OUT为输出。

5.1.2时间计数器电路 时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器. 5.1.3分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。

例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（ )，即实现该分频功能的计数器相当于15级2进制计数器。5.1.4振荡器电路 利用555定时器组成的多谐振荡器接通电源后，电容C1被充电，当电压上升到一定数值时里面集成的三极管导通，然后通过电阻和三极管放电，不断的充放电从而产生一定周期的脉冲，通过改变电路上器件的值可以微调脉冲周期。

5.1.5数字时钟的计数显示控制在设计中，我们使用的是74**160十进制计数器，来实现计数的功能，实验中主要用到了160的置数清零功能（特点：消耗一个时钟脉冲），清零功能（特点：不耗时钟脉冲），在上级160控制下级160时候通过组合电路（主要利用与非门）实现，在连接电路的时候要注意并且强调使能端的连接，其将影响到整一个电路的是否工作。电路的控制原理如下：秒钟由个位向十位进位：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001实现个。

6.跪求数字钟的设计与制作毕业论文一篇

摘要

第一章绪论

第二章数字时钟简介

1.1振荡器

1.2分频器电路

1.3计数器

1.4 译码显示电路

1.5校时电路

1.6报时电路

第三章设计步骤与方法

3.1振荡电路

3.2分频器电路

3.3计数器

3.3.1计数器六十进制的接法

3.3.2二十四进制计数器的接法

3.4译码显示电路

3.5校时电路

3.6整点报时电路

3.6.1控制门电路部分

3.6.2音响电路部分

第四章组装与调试

4.1接通电源逐步调试

4.2按顺序对电路连线和调试

总结

致 谢

参考文献

7.基于80C51的电子钟设计与仿真设计的毕业论文

基于AT89S51单片机的数字电子钟设计 论文编号：JD983 论文字数：14560，页数：39 摘要：本文介绍了一款基于AT89S51单片机数字钟的设计，通过多功能数字钟的设计思路，详细叙述了系统硬件、软件的具体实现过程。

论文重点阐述了数字钟硬件中MCU模块、语音模块、时钟模块和相关控制模块等的模块化设计与制作；软件同样采用模块化的设计，包括中断模块、闹钟模块、语音模块、时间调整模块设计，并采用简单流通性强的C语言编写实现。本设计实现了时间与闹钟的修改功能、语音播报功能、年、月、日和星期的显示功能。

并且通过对比实际的时钟，查找出了误差的来源，确定了调整误差的方法，尽可能的减少误差，使得系统可以达到实际数字钟的允许误差范围内。 关键词：AT89S51单片机；数字钟；语音播报 The design of digital electronic clock base on SCM of AT89S51 Abstract:This paper introduced the design of digital clock based on SCM of AT89S51, the specific process of how the system hardware and software achieved were detailed description through the design of multifunction digital clock. The modular design and production, which consisted of MCU module, voice module,clock module and the associated control module, were mainly recounted;As well as hardware designing,software design use the same method, consists suspension module,alarm clock module, voice module, time adjust module, and that use the C language to achieve because of its simple and strong negotiability. In this design the functions of time and alarm clock run and change, voice broadcast,functions of the year, month, day and week display have been achieved. And by comparing the actual clock, find out the source of the error and determined the method of adjusting error, reduce errors as much as possibly, so this system can achieve a practical digital clock with error within the permissible range. Key words :AT89S51 microcontroller; Digital clock; Voice Broadcast 目录 第1章 绪论 1 1.1 课题背景 1 1.2 课题意义 1 1.3 数字钟的应用 2 1.4 本章小结 2 第2章 整体设计方案 3 2.1 单片机的选择 3 2.2 单片机的基本结构 5 2.3 本章小结 6 第3章 数字钟的硬件设计 7 3.1 最小系统设计 7 3.2 数字钟的外围电路设计 9 3.2.1 时钟电路 9 3.2.2 LCD显示电路 11 3.2.3 语音录放电路 13 3.2.4 电源电路 13 3.2.5 相关控制电路 14 3.3 本章小结 16 第4章 数字钟的软件设计 17 4.1 系统软件设计内容 17 4.2 主程序 18 4.3 时钟设置子程序 20 4.4 中断子程序 23 4.5 LCD显示子程序 24 4.3 本章小结 24 第5章 调试与功能说明 26 5.1 硬件调试 26 5.2 系统性能测试与功能说明 28 5.2.1 系统时钟误差分析 28 5.2.2 软件调试问题及解决 29 5.3 系统PCB图 30 5.4 本章小节 30 结论31 致谢32 参考文献 33 附录1 34 附录2 35 以上回答来自： /42-6/6041.htm。

8.数字钟设计的毕业论文谁能让我借鉴一下啊

基于VHDL 语言的数字钟设计

陈茂源 （中国地质大学（武汉） 信息工程学院， 湖北武汉430074)

[摘要] 随着电子设计自动化（ EDA） 技术的进步， 数字电路在实际生活当中已经占据了重要的位置。详

细介绍了用V HDL 语言开发数字钟的方法， 并对整个系统的设计过程作了具体介绍， 同时简介了EDA

技术和V HDL 语言。

[关键词] EDA 技术； V HDL 语言； 数字钟

随着人类的不断进步， 现代电子设计技术已进入一个全新的阶段， 传统的电子设计方法、工具和器

件在更大的程度上被EDA 所取代。在EDA 技术[1 ] 中， 最令人关注的的是逻辑设计仿真测试技术。该

技术的出现， 使电子系统设计大为简化。设计速度快、体积小、功耗小的集成电路已成为趋势。笔者详

细介绍了在Altera 公司的Max + PlusII 开发系统中基于V HDL 语言设计的数字钟[1 ] 。

1 设计流程

数字系统的设计采用自顶向下、由粗到细， 逐步分解的设计方法， 最顶层电路是指系统的整体要

求， 最下层是具体的逻辑电路的实现。自顶向下的设计方法将一个复杂的系统逐渐分解成若干功能模

块， 从而进行设计描述， 并且应用EDA 软件平台自动完成各功能模块的逻辑综合与优化， 门级电路的

布局， 再下载到硬件中实现设计。利用MAX + plus II 进行电路设计的具体设计过程如下[ 1 ] :

1） 设计输入 MAX + plus Ⅱ支持多种设计输入方式， 如原理图输入、波形输入、文本输入和它

们的混合输入。

2） 设计处理 设计输入完后， 用MAX + plus Ⅱ的编译器编译、查错、修改直到设计输入正确，

同时将对输入文件进行逻辑简化和优化， 最后生成一个编程文件。这是设计的核心环节。

3） 设计检查 MAX + plus Ⅱ为设计者提供完善的检查方法设计仿真和定时分析。其目的是检验

电路的逻辑功能是否正确， 同时测试目标器件在最差情况下的时延， 这一查错过程对于检验组合逻辑电

路的竞争冒险和时序逻辑电路的时序、时延等至关重要。

4） 器件编程 当电路设计和校验之后， MAX + plus Ⅱ

你好，我有相关论文资料可供参考，需要的话请加我QQ，我发给你，497267666，谢谢。

你好，我有相关论文资料可供参考，需要的话请加我QQ，我发给你，497267666，谢谢。

9.基于80C51的电子钟设计与仿真设计的毕业论文

基于AT89S51单片机的数字电子钟设计 论文编号：JD983 论文字数：14560，页数：39 摘要：本文介绍了一款基于AT89S51单片机数字钟的设计，通过多功能数字钟的设计思路，详细叙述了系统硬件、软件的具体实现过程。

论文重点阐述了数字钟硬件中MCU模块、语音模块、时钟模块和相关控制模块等的模块化设计与制作；软件同样采用模块化的设计，包括中断模块、闹钟模块、语音模块、时间调整模块设计，并采用简单流通性强的C语言编写实现。本设计实现了时间与闹钟的修改功能、语音播报功能、年、月、日和星期的显示功能。

并且通过对比实际的时钟，查找出了误差的来源，确定了调整误差的方法，尽可能的减少误差，使得系统可以达到实际数字钟的允许误差范围内。 关键词：AT89S51单片机；数字钟；语音播报 The design of digital electronic clock base on SCM of AT89S51 Abstract:This paper introduced the design of digital clock based on SCM of AT89S51, the specific process of how the system hardware and software achieved were detailed description through the design of multifunction digital clock. The modular design and production, which consisted of MCU module, voice module,clock module and the associated control module, were mainly recounted;As well as hardware designing,software design use the same method, consists suspension module,alarm clock module, voice module, time adjust module, and that use the C language to achieve because of its simple and strong negotiability. In this design the functions of time and alarm clock run and change, voice broadcast,functions of the year, month, day and week display have been achieved. And by comparing the actual clock, find out the source of the error and determined the method of adjusting error, reduce errors as much as possibly, so this system can achieve a practical digital clock with error within the permissible range. Key words :AT89S51 microcontroller; Digital clock; Voice Broadcast 目 录 第1章 绪论 11.1 课题背景 11.2 课题意义 11.3 数字钟的应用 21.4 本章小结 2 第2章 整体设计方案 32.1 单片机的选择 32.2 单片机的基本结构 52.3 本章小结 6 第3章 数字钟的硬件设计 73.1 最小系统设计 73.2 数字钟的外围电路设计 9 3.2.1 时钟电路 9 3.2.2 LCD显示电路 11 3.2.3 语音录放电路 13 3.2.4 电源电路 13 3.2.5 相关控制电路 143.3 本章小结 16 第4章 数字钟的软件设计 174.1 系统软件设计内容 174.2 主程序 184.3 时钟设置子程序 204.4 中断子程序 234.5 LCD显示子程序 244.3 本章小结 24 第5章 调试与功能说明 265.1 硬件调试 265.2 系统性能测试与功能说明 28 5.2.1 系统时钟误差分析 28 5.2.2 软件调试问题及解决 295.3 系统PCB图 305.4 本章小节 30 结论 31 致谢 32 参考文献 33 附录1 34 附录2 35以上回答来自： /42-6/6041.htm。

转载请注明出处众文网 » 电子时钟设计毕业论文