众文网1.FPGA计数器设计
拿Verilog或者VHDL写吧~
module counter_20bit(q,rst,clk);
output [19:0] q;
input rst,clk;
reg [19:0] count;
assign q = count;
always@(posedge clk or negedge rst)
if(!rst)
count <= 20'hFE0FA;
else
begin
count <= count + 1;
if(count >= 20'hFFFFF)
count <= 20'hFE0FA;
end
endmodule
2.“基于FPGA的DDS信号发生器”方面的的论文
这些论文，可以帮到你吗？
1 基于FPGA的DDS信号发生器设计
《现代电子技术》 2009年16期
作者：高士友 胡学深 杜兴莉 刘桥
摘要：介绍基于DDS的信号发生器工作原理和设计过程，并对关键模块及外围电路进行了仿真和误差分析.经功能验证和分析测试，达到了预定的各项技术指标.旨在建立一种以FPGA为核心，功能可裁剪、波形任意调整的高性能信号发生器设计。
关键词：信号发生器 DDS 任意波形 误差分析 技术指标 设计效率
2 基于FPGA的DDS信号发生器系统的设计
《电子技术》 2008年4期
作者：王本有 汪德如 苏守宝
摘要：直接数字频率合成（DDS）技术，已成为频率合成技术的主流方向，现场可编程门阵列（FPGA）技术具有强大的硬件逻辑功能.文章主要阐述DDS的工作原理，基于FPGA设计DDS信号发生器的主要环节.简单介绍了运用Altera公司的QuartusⅡ软。
3 基于FPGA的DDS信号发生器设计
《计算机测量与控制》2011年12期
作者：曹郑蛟 滕召胜 李华忠 张倩 温
希望能够帮到你，更多资讯在学术资讯网。
当然，如需要，我们可以代写代发普刊和北大核心期刊。
3.基于FPGA的可编程定时器/计数器8253的设计与实现
基于FPGA的可编程定时器/计数器8253的设计与实现 摘？？？ 要：本文介绍了可编程定时器/计数器8253的基本功能，以及一种用VHDL语言设计可编程定时器/计数器8253的方法，详述了其原理和设计思想，并利用Altera公司的FPGA器件ACEX 1K予以实现。
关键词：FPGA;IP;VHDL 引言 在工程上及控制系统中，常常要求有一些实时时钟，以实现定时或延时控制，如定时中断，定时检测，定时扫描等，还要求有计数器能对外部事件计数。要实现定时或延时控制，有三种主要方法：软件定时、不可编程的硬件定时、可编程的硬件定时器。
其中可编程定时器电路的定时值及其范围可以很容易地由软件来确定和改变，功能较强，使用灵活。Intel的定时器/计数器为可编程定时器PIT，型号为8253，改进型为8254，就是为完成上述功能而设计出来的一种电路。
随着ASIC的发展，在实际工程中通用的8253PIT芯片表现出如下的不足：1. 计数频率不够，8253计数速率最高2MHz，即使是其改进型8254也往往不能满足一些需要较高计数频率的工程。2. 8253PIT没有复位信号，输出的初始状态不受控制。
针对8253的这些局限性，在实际工程中往往需要重新设计8253，并把8253的部分功能作为一个独立的IP模块嵌入到设计中，以实现完成某种特定功能的ASIC。 8253的基本功能和内部结构 主要功能 * 每片内部包含有3个独立的16位计数通道； * 每个计数器都可以按照二进制或二—十进制计数； * 每个计数器的计数速率可高达2MHz； * 每个计数通道有6种工作方式，可由程序设置和改变； * 所有的输入/输出电平信号都与TTL兼容。
内部结构 8253的内部结构如图1所示。 1. 数据总线缓冲器。
这是8253与CPU数据总线连接的8位双向三态缓冲器，CPU通过数据总线缓冲器将控制命令字和计数初值写入8253芯片，或者从8253计数器中读取当前计数值。 2. 读/写逻辑。
这是8253内部操作的控制部分。首先有片选信号CS的控制部分，当CS为高时，数据总线缓冲器处在三态，系统的数据总线脱开，故不能进行编程，也不能进行读写操作。
其次，由这部分选择读写操作的端口（3个计数器及控制字寄存器），并控制数据传送的方向。 3. 控制字寄存器。
在8253初始化编程时，由CPU写入控制字以决定通道的工作方式。此寄存器只能写入而不能读出。
实际上，8253的3个计数器通道都有各自的控制字寄存器，存放各自的控制字，初始化编程时，这3个控制字分三次共用一个控制端口地址写入各自的通道.它们是利用最高两位的状态不同来区分的。 4. 计数器通道。
包括计数器0、计数器1、计数器2。它们的结构完全相同，彼此可以按照不同的方式独立工作。
每个通道包括：一个8位的控制寄存器；一个16位的计数初值寄存器；一个计数执行部件，他是一个16位的减法计数器；一个16位的输出锁存器。 每个通道都对输入脉冲CLK按二进制或二—十进制，从预置值开始减1计数。
当预置值减到零时，从OUT输出端输出一信号。计数过程中，计数器受到门控信号GATE的控制。
8253的设计 根据8253的内部结构，设计8253主要分为两大部分：总线控制部分和定时/计数部分。 总线控制部分设计 这一部分主要完成数据的读/写，以及控制字的写入。
用VHDL设计这部分前，应该了解8253的端口选择（见表1）和控制字（见图2）。 设计的关键在于对8253端口控制字的掌握。
写信号到来时，首先要判断是控制字还是计数初始值。如果是初始值，其中先写低字节，再写高字节部分是重点，需要一个信号来判断写入的是新数据还是上一数据没写完的高字节部分.其他计数器的读/写大同小异。
只要对8253的端口控制字了解清楚以及对读/写的时序有一定的了解，这一部分的逻辑很容易用VHDL语言描述出来.该进程可对外发出控制信号，表示控制字及数据写入完毕，可以进行计数器的计数操作了。该控制信号可以作为下面介绍的计数部分的触发信号。
计数器部分设计 8253有3个独立的计数器，每个计数器有6种工作模式，完成不同的功能。现以方式4为例介绍VHDL设计，其他的可以在方式4基础上加以修改。
这种工作方式，当写入控制字后输出为高。当写入计数值后，再过一个时钟周期，计数执行部件获得计数初值，并开始减1计数。
当计数到0后输出变低电平，此低电平一直维持一个时钟周期，然后又自动变为高电平，并一直维持高电平，计数器停止计数。这种方式计数是一次性的，只有输入新的计数值之后，才能开始新的计数。
下面介绍方式4的设计过程： CPU写入控制字后，输出outs立即复位，方式4中复位后outs为高电平。CPU写入计数初值的下一个CLK脉冲，计数初值被送到计数执行部件并开始减1计数，又经过N个时钟周期后才输出一个负脉冲。
当GATE=1时，允许计数，GATE=0时，禁止计数。这样就实现了方式4基本的软件触发功能。
if clk1'event and clk1='0' then ——时钟脉冲下降沿到来 if gate1='1' then ——门控位为1，允许计数 if ce1>"0000000000000001" then ce1<=ce1-1； ——减1计数，ce为计数执行部件 elsif ce1="0000000000000001" then out1<='0'； ——初值减到1时输出低电平 ？？？？ ce1<=。
4.FPGA编写的减法计数器!
要VHDL的还是Verilog的？
entity lcnt is
port(clk:in std_logic;
q:out std_logic);
end lcnt;
architecture art of lcnt is
signal count:std_logic(4 downto 0);
begin
process(clk)
begin
if clk'event and clk='1' then
if count='0' then
countelse countend if;
end if
end process;
end art;
望采纳
你说要追加200分的哦
5.设计一个基于FPGA的数字时钟
秒计数器计数59后，分计数器+1，同时秒归0
以此类推。
当分计数器到59的时候，时计数器+1，同时分归0
以此类推。
当时计数器=23，分计数器=59，秒计数器=59时，全部复位为0
另外整点报时功能，需要加入一个信号ring signal（这个信号时接给蜂鸣器的），也就是当分计数器=59，秒计数器=59时。给出一个
ring signal=1，这个ring signal=1的信号要持续多久，就看你自己设计经过几个时钟周期，让其停止。
而音调的高低：可以给蜂鸣器送不同的电压来确定。
响几声的话：你可以设计成比如说，一个时钟周期，就是相当于你的2HZ的2秒钟
首先 ring signal =1 ，然后下一个时钟周期ring sianl=0,
再等于1，再等于0,
再等于1，再等于0,
再等于1，再等于0,
这样四声低的就完成了，然后下一声高的，你就可以用另外一个信号ring siangl2
持续一个时钟周期。ring signal2=1，再复位为0
注意ring signal 和ring signal2的信号电压要给的不同，保证音调高低
另外重要的是还需要一个模块来驱动数码管。就相当于说是告诉数码管在它显示1,2,3,4,5,6,7,8,9,0的时候，它的七段 灯是怎么样亮的。
而且数码管还分共阴共阳极。可以根据其情况来给它不同的使能信号。
至于你说的原理图，我想应该是代码综合出来的RTL级示意图吧。因为既然是试验箱就是不需要你自己设计硬件的。那RTL级的图的话，如果就我上面说的这些你还是没明白的话，可以再问我。我再抽时间给你画个图。 或者最好由代码来生成.
另外在上实验箱实现的时候，你可以参照实验箱的使用手册，来定义输出的管脚.注意管脚文件可以在你的编译软件里设置.关键看你用哪家公司的FPGA了.Xilinx的ISE,Altera的QUARTUS ii 。或者可以另外写UCF文件跟你的代码一起编译，管脚设定便自动生成了。
如果有问题你可以继续补充问题。乐意为你解答。
或者留下你的联系方式，我可以后续support 你。
楼上的兄弟，你有设计那是你的设计.你的设计是完全按照楼主的意思来量身订制的么？
你这种设计文档，网上一搜一大堆.有用么？
楼主是用实验箱来做的，试问你带的原理图是什么东西啊？schematic?layout?
只有让楼主知道设计原理是怎么样的，才能让他理解并做好自己的设计.懂？
6.基于FPGA中8051核的RS232串口通信设计 论文设计该怎么弄,思路
题目
基于FPGA中8051核的RS232串口通信设计与调试
二、指导思想和目的要求
通过毕业设计，使学生掌握RS-232和RS-422串行通信的基本原理与电路设计的基本方法，掌握用VHDL语言编制串行通信程序的基本技能，调试出正确的串行通信软件。并通过哦设计与调试等实践环节，提高学生综合运用所学知识去分析问题、解决问题的能力。
三、主要技术指标
掌握RS-232和RS-422串行通信的基本原理与电路设计的基本方法
完成RS-422串行通信程序的设计与调试
完成16位计数器程序的设计与调试
四、进度和要求
03~04周：完成翻译，查找、消化有关设计资料
05~06周：掌握串行通信的基本原理
07~08周：掌握用FPGA设计数字电路的方法
09~10周：完成16位计数器电路的设计与调试
11~12周：完成RS-422串行通信程序的设计与调试
13~14周：撰写毕业设计
15~16周：答辩
。。。..
我们曾经做过这个题目
7.计算器对运算能力影响”结题报告
1.学生普遍反应脱离了科学计算器后，运算的准确性下降。
运算不准确在很大程度上是由于对基本概念理解不深，对基本公式、法则掌握不够透彻，以及对它们的运用不够熟练的缘故。因此，在教学时教师要有意识、有计划地配备一些习题，不使用计算器加以训练，等到学生对概念、公式、法则能熟练应用，准确性有保障后，不妨再使用计算器。把计算器当作学习的辅助工具，从而把学生从运算中解放出来，投入到其它问题的学习。
2.使用计算器对灵活性的影响
运算要合理、简捷、熟练、迅速，这要求学生运算灵活，思维敏捷。这种能力的提高，要求学生解题时多侧面、多角度、多方位的观察和思考问题。而科学计算器能快速地求解繁琐的运算，如果学生一味地使用计算器，他们只会简单、机械地把数据输入求解，没有去思考如何快捷、简洁地解决问题。缺少了这方面的训练，这就等于失去了提高运算能力的有效途径。我觉得可以在讲完某一部分内容之后，统一再上使用计算器解决问题的一节课（或几节课），在此之前不允许使用计算器。比如七年级上有理数的加法后有使用计算器解决问题的，减法后又有，不如讲完基本的，学生练完后统一再上计算器的课。或者，当遇到这种类型的题目，如计算18·75-15·39+1·25-14·61时要求学生必须用简便方法来解，从而有意识地陪养学生运算的灵活、合理、简捷。
3.使用计算器对严密性的影响
使用计算器时，一般都会省去运算过程。但是，不论是平时的要求，还是考试，都要求解题过程完整规范，其实这是思考过程的体现。由于使用计算器缺少这方面的训练，造成了学生解题不规范，不完整，这是一种严重的缺陷，对学生的数学思维、数学素质的提高非常不利。
4.使用计算器对数学思维和心理素质的影响
运算对培养学生科学的思维方式，形成良好的思维习惯和心理素质有相当大的作用。过多、过滥地使用科学计算器，学生就会不愿花时间进行思考，做规范的运算，从而草率从事。久而久之，思考没有条理、混乱，运算逐渐生疏，而且养成了粗心、马虎的不良习惯，缺乏意志和毅力的磨练。同时也造成了有些学生只习惯于单向、单层次的运算，习惯于顺向计算，不习惯于多向、多层次的运算，更不习惯于逆向运算。脱离了科学计算器，学生不得不重视运算的方向和技巧，可以达到养成瞻前顾后、统观全局的习惯。通过长期的训练，提高了学生的数学思维能力及增强信心和毅力。
中国教育的传统重视基本功的训练，中国学生的基础往往比较扎实，美国的一些大学生运算能力还不如中国的中学生。然而，现在的高中生， 运算能力基本功的优势越来越不明显。某高中数学老师说：“很多同行都有这样的感觉，现在一上高一，就要给学生 ‘补’计算，老师学生都觉得吃力。” 某高中学生家长说：“因为中考可用计算器，而高考又不允许用，所以儿子上高中后首先要戒计算器。由于长期依赖于计算器，儿子对自己口算、笔算的能力表示怀疑，对计算的结果很不放心。平时作业往往是先笔算，然后再用计算器去检查，很浪费时间，就这样经过一年多总算是戒掉了计算器。”以上这种种现象也是我感到困惑的地方，为什么中考可使用计算器，而高考又不允许使用计算器呢？同学们又怎样才能尽快适应这一变化呢？
总而言之，信息社会科学技术日新月异，计算机和科学计算器的使用越来越普及。中学数学岂能视而不见？数学教育界难道可以坐而不动？计算器的使用，在经济上已不是问题，是社会前进、科技发展的必然结果。但计算器的使用也削弱了学生的运算能力，影响了学生数学素质的提高。我们必须引导学生合理使用计算器，一方面要保障运算能力的提高，另一方面也要能熟练地操作计算器。
转载请注明出处众文网 » FPGA设计计算器毕业论文(FPGA计数器设计)