众文网1.求一篇集成电路芯片封装技术论文
集成电路芯片封装技术浅谈 自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，CPU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ，数位从4位、8位、16位、32位发展到64位；主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶体管数由2000个跃升到500万个以上；半导体制造技术的规模由SSI、MSI、LSI、VLSI达到 ULSI。
封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，下世纪初可能达2千根。这一切真是一个翻天覆地的变化。
对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。
所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。
新一代CPU的出现常常伴随着新的封装形式的使用。 芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。
下面将对具体的封装形式作详细说明。 一、DIP封装 70年代流行的是双列直插封装，简称DIP(Dual In-line Package)。
DIP封装结构具有以下特点： 1.适合PCB的穿孔安装； 2.比TO型封装（图1）易于对PCB布线； 3.操作方便。 DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式），如图2所示。
衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。以采用40根I/O引脚塑料包封双列直插式封装（PDIP）的CPU为例，其芯片面积/封装面积=3*3/15.24*50=1:86，离1相差很远。
不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 Intel公司这期间的CPU如8086、80286都采用PDIP封装。
二、芯片载体封装 80年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)，封装结构形式如图3、图4和图5所示。 以0.5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28*28mm，芯片尺寸10*10mm，则芯片面积/封装面积=10*10/28*28=1:7.8，由此可见QFP比DIP的封装尺寸大大减小。
QFP的特点是： 1.适合用SMT表面安装技术在PCB上安装布线； 2.封装外形尺寸小，寄生参数减小，适合高频应用； 3.操作方便； 4.可靠性高。 在这期间，Intel公司的CPU，如Intel 80386就采用塑料四边引出扁平封装PQFP。
三、BGA封装 90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种--球栅阵列封装，简称BGA(Ball Grid Array Package)。
如图6所示。 BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。
其特点有： 1.I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率； 2.虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能： 3.厚度比QFP减少1/2以上，重量减轻3/4以上； 4.寄生参数减小，信号传输延迟小，使用频率大大提高； 5.组装可用共面焊接，可靠性高； 6.BGA封装仍与QFP、PGA一样，占用基板面积过大； Intel公司对这种集成度很高（单芯片里达300万只以上晶体管），功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。 四、面向未来的新的封装技术 BGA封装比QFP先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。
Tessera公司在BGA基础上做了改进，研制出另一种称为μBGA的封装技术，按0.5mm焊区中心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。 1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1.1的封装结构，其封装外形尺寸只比裸芯片大一点点。
也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip Scale Package)。CSP封装具有以下特点： 1.满足了LSI芯片引出脚不断增加的需要； 。
2.求集成电路版图设计总结
这个问题很复杂，不是一言两语能说清的，都是长时间的经业积累。很多东西也不是写出来就能看懂，要结合实例去分析，才能深入了解。推荐你一本书，《模拟版图艺术》
版图要想做精，必须，工艺，电路，版图，美术，四者相结合。
1，项目启动前，确定所应用的工艺，对工艺进行一个全面了解，对所有器件结构进行剖析。
2，工艺完全掌握后，结合工艺对电路进行一个评估，分析电路中的所有应用有没有与工艺相冲突（例如电路上有些应用，工艺上不支持，那就必须得修改电路，等）整体评估一下电路转成版图后的面积，及各模块的面积与大至形状（有利与版图集成）
3，根据封装要求，以及电路工程师的要求对版图的初步大模块位置进行定位。
4，与电路工程师仔细沟通，把电路中所有敏感模块，敏感信号。大电流信号等特殊部位进行一个统计，以便版图设计时进行与之对应的处理。
5，版图项目会议，请电路工程师对电路总体及功能做个介绍。然后将总电路分成模块及各模块中注意事项分到项目组各成员手里。
6，进行版图的模块设计，设计中不断与电路工程师沟通。
7，按进度对版图模块进行评审。
8，模块完成后，总体布局，布局后会议进行评审，确认后方可布线。
9，布局布线，及DRC,LVS全OK后，提取后仿网表供电路后仿，直至后仿OK
10，公司评审，OK后方可投片。
这是做项目从启动到投片的设计经验，估计对你的帮助也不大，因为有些东西需要细说才能达到学习的效果。例如一个IO，就会涉及到很多东西（ESD器件选择，放电回路，等等）这里就不多说了。
3.集成电路版图设计的介绍
集成电路版图设计是指利用EDA设计工具并且根据电路原理图将电路功能实现在半导体晶圆片上的图形设计过程。《集成电路版图设计》讲述基于Cadence软件的集成电路版图设计原理、编辑和验证的方法。全书共9章，第1~3章讲解学习版图设计需要掌握的半导体器件及集成电路的原理和制造工艺，第4章介绍上机必须掌握的UNIX操作系统和Cadence软件的基础知识，第5章介绍CMOS集成电路的版图设计，第6章介绍版图验证，第7章介绍芯片外围器件和阻容元件的设计，第6章介绍版图验证，第7章介绍芯片外围器件和阴容元件的设计，第8章介绍CMOS模拟集成电路和双极型集成电路的版图设计，第9章介绍版图设计经验和实例。6个附录中介绍版设计规则、编写验证文件的一些常用全集及器件符号对照。
4.求集成电路工艺发展及未来趋势 论文
信息技术是国民经济的核心技术，它服务于国民经济各个领域，微电子技术是信息技术的关键。
整机系统中集成电路采用多少是其系统先进性的直接表征。在集成电路产业中，硅技术是主流技术，硅集成电路产品是主流产品，占集成电路产业的90%以上。
正因为硅集成电路的重要性，各国都很重视，因而竞争激烈。21世纪上半叶，微电子技术仍将以尺寸不断缩小的硅基CMOS工艺技术为主流。
尽管微电子学在化合物半导体和其它新材料方面的研究及在某些领域的应用取得了很大进展，但远不具备替代硅基工艺的条件。硅集成电路技术发展至今，全世界以万亿美元的设备和技术投人，已使硅基工艺形成非常强大的产业能力。
同时，长期的科研投入已使人们对硅及其工艺的了解，达到十分深入、十分透彻的地步，这是非常宝贵的知识积累。产业能力和知识积累决定了硅基工艺起码将在100年内仍起主要作 用。
现今，世界IC特征线宽，批量生产的已达到0.18-0.13μm，芯片的集成度达到108-109量级，研究成果已提高到0.1μm技术。预计到2006年，单片系统集成芯片将达到如下指标：最小特征尺寸0.09μm、芯片集成度达2亿个晶体管、芯片面积520mm2、7-8层金属连线、管脚数4000个、工作电压0.9-1.2V、工作频率2-2.5GHz，功率160瓦。
到2010年，将提高到0.07μm的水平。而硅IC晶片直径尺寸，2000年-2005年将从200mm转向300mm,2006-2010年又将转向400mm。
单片硅集成技术最小特征尺寸的发展状况列于表1。 另外，从MPU工艺技术的演进来看，从表2可知，目前整个MOS产品工艺技术在从0.35μm大幅进步到0.18μm之后，已迈向0.13μm，整个技术仍继续朝着栅长与连线间距进一步微细化方向发展。
整个半导体工艺技术的发展随着晶体管栅长及光刻间距持续地缩小，使得芯片能够在面积越来越小的同时，获得较快的运行速度，同时也使得一个晶圆所能产出的芯片数目越来越多，大幅提高晶圆工艺的生产力。整个半导体工艺技术的发展仍是呈现持续加速的状态，特别是在DRAM、MPU等领域，而光刻等微细加工技术则呈现出稳定的发展。
随着微电子产业的发展，半导体工艺结构发生了深刻的变化。设计、制造、封装三业鼎业，集成器件制造商专注于加强力量，减小产品门类。
代工（foundry）模式不断发展，无生产线（fabless）公司溽现，无芯片（chipless）设计公司激增。晶圆代工服务的作用正在发生变化。
在早期，晶圆代工公司尚无财力和技术能力来支持前沿技术的开发。然而，到上世纪九十年代后期，较大的晶圆代工公司成长壮大，今天，他们已在进行前沿技术的并发。
他们已有广泛的客户基础，要求开展更多的服务，包括设计服务和交钥匙制造服务。晶圆代工公司曰作用的变化表现为：在1987-1997年，产能集中于通用IC；在1997-2001年，工作集中在ASIC技术和生产能力的提高；自2001年后，总体解决方案集中在SOC、其于互联网的设计、设计服务、交钥匙制造和后端服务。
到2004年，晶圆代公司的生产能力将占世界总生产能力的20%。在上世纪八十年代初期，消费类电子产品是半导体需求的主要推动力。
立体声收音机、彩色电视机和盒式录相机（VCR）成为普遍的家用电器。 从八十年代末开始，个人计算机（PC）成为强大的推动力。
今天，PC仍然是重要的，并将继续推动半导体的需求。同时，消费类电子产品已更加复杂化。
然而，主要的推动力是信息技术的爆炸性发展。从九十年代至今，通信与计算机一起占世界半导体需求的2/3。
通信是增长最快的门类。信息技术正在改变我们生活的方方面面，影响着我们的工作和生活。
信息技术也将对生产力产生深远影响，并成为世界经济增长的推动力。最近发表的2000年美国商类调研报告显示出信息技术已成为美国经济的第一推动力。
世界各地区半导体市场如表3所示，以2000年和2001年为基础，展望2004年亚太地区已经成为最大的半导体市场，而且增长速度也最快，其主要的推动力是中国国内需求的增长和中国作为世界生产基地带来的需求增长。从历史上看，半导体工业一直是周期性的发展。
2001年是下滑最严重的一年，销售额下降32%，为1390亿美元。然而，在2001年第4季度销售额已回升。
2002年增长6%,SIA预测，2003年和2004年两年将增长21%。从表3中也可看出2001年需求下降的深度。
亚太地区的下降显著地小于其他地区，而亚太市场在2001年占世界市场的28%，成为份额最大的地区市场。电子终端产品的生产将不断从日本和亚洲其他地区转移到中国。
5.集成电路版图设计的介绍
集成电路版图设计是指利用EDA设计工具并且根据电路原理图将电路功能实现在半导体晶圆片上的图形设计过程。《集成电路版图设计》讲述基于Cadence软件的集成电路版图设计原理、编辑和验证的方法。全书共9章，第1~3章讲解学习版图设计需要掌握的半导体器件及集成电路的原理和制造工艺，第4章介绍上机必须掌握的UNIX操作系统和Cadence软件的基础知识，第5章介绍CMOS集成电路的版图设计，第6章介绍版图验证，第7章介绍芯片外围器件和阻容元件的设计，第6章介绍版图验证，第7章介绍芯片外围器件和阴容元件的设计，第8章介绍CMOS模拟集成电路和双极型集成电路的版图设计，第9章介绍版图设计经验和实例。6个附录中介绍版设计规则、编写验证文件的一些常用全集及器件符号对照。
6.双极型集成电路的版图设计
按照线路要求和工艺条件设计元件的图形和尺寸，并进行布局和布线，同时设计出一套光刻掩模版图形。
版图设计的第一步，是对既定线路按不同电位划分隔离区和确定元件之间的布线。然后，转入对元件的设计。双极型集成电路的元件包括晶体管、二极管、电阻和电容。其中 NPN晶体管的设计是核心。设计一个性能良好的集成电路，首先要设计出电学性能符合要求的晶体管，而晶体管的特性又是由其图形、尺寸和工艺条件所决定的。
在双极型集成电路中，常用的晶体管图形有5种，每一种图形各有其特殊作用（见）。这 5种图形是单基极条形、双基极条形、双基极、双集电极条形、基极马蹄形（并联扩展可设计成梳形结构）和发射极马蹄形。在版图设计中，往往在同一块版图中几种晶体管图形会同时出现，这是因为不同晶体管在电路中所起作用不同。双极型集成电路
双极型集成电路版图设计中常用的二极管，是与晶体管同时制成的。二极管可以利用单独一个基区扩散结；也可以先做成NPN晶体管结构，然后用一定方式连接成二极管。后者的基本连接方式有5种：①基极和集电极短接；②发射极和基极短接；③发射极开路；④发射极和集电极短接；⑤集电极开路。这5种连接法和单独一个基区扩散结共有6种不同的二极管。这6种形式的二极管因结构不同，特性也有差异，在应用中根据不同要求加以选择。
在双极型集成电路的版图设计中，电阻通常是随同晶体管的某一扩散工艺同时进行而制成扩散电阻的。原则上，不论发射区、基区和集电区（外延层），都可以制作电阻。①基区硼扩散电阻：其薄层电阻值为 150~200欧/□左右，逻辑集成电路中的电阻值范围比较适中，而且温度系数也较小，一般为 1.9*10-3/。②发射区磷扩散电阻：其薄层电阻值为2~5欧/□，可用作低值电阻。但实际上常用作“磷桥”，代替内部金属连线遇到难以避免交叉时完成交越；③基区沟道电阻：这是利用基区扩散和发射区扩散形成的。因为薄层很薄，扩散杂质浓度也低，薄层电阻可高达5~20千欧/□。温度系数较高，一般为3~5*10-3/。这种电阻器又受到工作电压的限制，当反偏压升高时，PN结势垒区扩张，使沟道变得更薄，阻值变大；反之，偏压降低，阻值变小；④体电阻：外延层体电阻阻值很难控制，可用作高阻值电阻，其温度系数高，约为5*10-3/。
转载请注明出处众文网 » 集成电路ic版图毕业论文(求一篇集成电路芯片封装技术论文)