众文网1.如何打开allegro pcb
1. 打开PCB Editor，新建一个.brd的版图文件：File→New,Drawing Type选择Board;2. 手动放置元件：Place→Manually， 先选择Advanced Settings选项卡，勾选Library， 再选择Placement List选项卡，下拉菜单中切换到Package symbols， 勾选某个封装，即可进行预览，并且还可以拖动鼠标进行放置；3. 元件放好后，保存该.brd文件；4. 不要关闭窗口，直接File→Export→Libraries，确定好目标文件存放位置后，Export即可！！5. 打开目标文件存放位置，就可以看到生成的.dra封装文件和.pad焊盘文件了。
2.Allegro是什么,干什么用
Cadence 是世界上最大的电子设计技术和配套服务的 EDA 供货商之一。
Allegro 则是 Cadence 推出的先进 PCB 设计布线工具，是全球先进 PCB 布线系统领域中的先驱。 Allegro 提供了良好且交互的工作接口和强大完善的功能，和它前端产品 Capture 的结合，为当前高速、高密度、多层的复杂 PCB 设计布线提供了最完美解决方案 。
Allegro 拥有完善的 Constraint 设定，用户只须按要求设定好布线规则，在布线中消除所有 DRC 就可以达到布线的设计要求，从而节约了烦琐的人工检查时间，提高了工作效率 ！ 软件所带的 Constraint Manger （图 1 ） 所提供的简洁明了的接口更是方便使用者设定和查看 Constraint 。它与 Capture 的结合让 E.E. 电子工程师在设计电路线路图时把设定好的规则数据一起带到 Allegro Layout 工作环境中，让用户在 Placement 及 Routing 时依照规则处理，这些规则数据的经验值均可重复使用在相同性质的 PCB 设计上 。
（图1） （图 2） Allegro 除了上述的功能外，其强大的自动推挤 push 和贴线 hug 走线以及完善的自动修线功能更是给用户提供极大的方便；强大的贴图功能，可以提供多用户同时处理一块复杂板子，从而大大地提高了工作效率 。 用户在 Layout 时做过 Rename 、Swap 以及修改 Logic 后，可以非常方便地 Back annotate 到 Capture 线路图中，线路图修改后也可以非常方便地更新到 Allegro 中；用户还可以在 Capture 与 Allegro 之间对对象的互相点选及修改。
（图 2） 对于业界所重视的 Power Plane 的绘制和修改功能， Allegro 提供了简单方便的内层分割功能，以及能够对正负片内层的检阅。强大的底片输出功能 ， （图 3 ） 包含 Gerber274D 、274XBarco DPF 、MDA 以及直接输出 ODB++ 等多样化格式数据当然还支持生产所需的 Pick & Place 、NC Drill 和 Bare-Board Test 等等原始数据输出 。
Allegro 所提供的强大的输入输出功能更是方便与其它相关软件的沟通，例如 ADIVA 、FABMASTER 、INTERCOMM 、HARMONY 、VALOR……。 （图3） 为了推广整个先进 EDA 市场 ，Allegro 提供了 PADS 、P-CAD 和 Zuken 等接口，让想转换 PCB Layout 软件的使用者，对于旧有的图档能顺利转换至 Allegro 中。
Allegro 作了一种先进的 Layout 软件， 有着操作方便，接口友好，功能强大，整合性好诸多优点，是一家公司投资 EDA 软件的理想选择 ！ 查看原帖>>。
3.allegro pcb的详细层解释
silkscreen top：是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标识等，都用此层进行布局，个人认为最好与place_bound_top相同，且带有1脚标识。
assemly top：是装配层，就是元器件的实际大小，用来产生元器件的装配图。也可以使用此层进行布局；外框尺寸应该为元件除焊盘外的部分（body size）;place_bound_top：是元器件封装实际大小，用来防止两个元器件叠加在一起不报错。
外框尺寸需要包括焊盘在内。Pastemask 钢网层是正显层 有表示有 无表示无是针对SMD元件的，该层用来制作钢模片，而钢模上的孔对应着SMD上的焊点。
SMD期间焊接1.先将钢模盖在电路板上，然后将锡膏涂上，刮去多余锡膏。2.移除钢模，这样就在焊盘上加了锡膏，然后用贴片机或者手工焊接。
通常钢模上的孔径会比实际焊盘小一些Soldermask 阻焊层是反显层 有表示无 无表示有就是PCB板上焊盘外涂了一层绿油的地方，他是为了防止PCB过锡炉的时候，不该上锡的地方上锡Solder层是要把PAD漏出来，看到的时候为小圆圈和小方圈，一般比焊盘大。Soldermask层就是涂绿油 蓝油 红油 除了焊盘过孔等不能涂，其他都要涂在Cadence中画焊盘时，Soldermask要比regular pad 大0.15mm 约 10mil我一般出Gerber时按照如下：1，必须添加的层：TOPINNER 层（有多少层就必须添加多少层）BOTTOMASSEMBLY_TOPASSEMBLY_BOTTOMPASTEMASK_TOPPASTEMASK_BOTTOMSILKSCREEN_TOPSILKSCREEN_BOTTOMSOLDERMASK_TOPSOLDERMASK_BOTTOMVALUE_TOPVALUE_BOTTOMFABFAB_OUTLINE2，每一层都必须有（以TOP层为例）：VIA CLASS/TOPPIN/TOPETCH/TOPBOARD GEOMETRY/TOPBOARD GEOMETRY/OUTLINE3，装配层（以TOP层为例）：REF DES/ASSEMBLY_TOPPACKAGE GEOMETRY/ASSEMBLY_TOPBOARD GEOMETRY/ASSEMBLY_TOPBOARD GEOMETRY/OUTLINE4,PCB相关信息层FAB:MANUFACTURING/NCLEGEND-1-10DRAWING FORMAT/TITLE_BLOCKDRAWING FORMAT/TITLE_DATADRAWING FORMAT/REVISION_BLOCKDRAWING FORMAT/REVISION_DATADRAWING FORMAT/HAMPO0_LOGO1DRAWING FORMAT/HAMPO0_LOGO2BOARD GEOMETRY/DIMENSIONBOARD GEOMETRY/STACK INFOBOARD GEOMETRY/OUTLINE5，边框信息层FAB_OUTLINE:BOARD GEOMETRY/OUTLINE6，助焊层（以TOP层为例）：PIN/PASTEMASK_TOPPACKAGE GEOMETRY/PASTEMASK_TOPBOARD GEOMETRY/OUTLINE7，丝印层（以TOP层为例）：REF DES/SILKSCREEN_TOPPACKAGE GEOMETRY/SILKSCREEN_TOPBOARD GEOMETRY/SILKSCREEN_TOPBOARD GEOMETRY/OUTLINE8，阻焊层（以TOP层为例）：VIA CLASS/SOLDERMASK_TOPPIN/SOLDERMASK_TOPPACKAGE GEOMETRY/SOLDERMASK_TOPBOARD GEOMETRY/SOLDERMASK_TOPBOARD GEOMETRY/OUTLINE9，元器件属性层及VALUE层（以TOP层为例）：REF DES/VALUE_TOPPACKAGE GEOMETRY/VALUE_TOPBOARD GEOMETRY/VALUE_TOPBOARD GEOMETRY/OUTLINE有时候可以根据需要，4,5,9这三项可以不要！希望可以帮到你。
转载请注明出处众文网 » allegropcb毕业论文(如何打开allegropcb)