众文网1.跪求"四路抢答器"的毕业论文.100分.
原文在/?04G1MJ04R1EBYBER1ERP
7.设计一个四人抢答器,要求如下：
原发布者：13936702056
设计一个4人抢答器，的过程如下，一真值表，五个输入，一个为主持人，二，用与非门，再用锁存器，三，用74LS47译码器，最大的问题是，如何锁存和清0锁存，是，用锁存器的输出的反，接入一个与非门，再与主持人的输入一起接入一个与非门，当然主持人接下时，为低电平，清0，同时呢，将主持人的输入再接入，IB基本就是这个过程的了1、基本功能：（1）计一个智力竞赛抢答器，可同时供4名选手参加比赛，他们的编号分别是1、2、3、4，各用一个抢答按钮（2）给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。（3）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管行显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。2、扩展功能（1）抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定10s。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。（2）参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。（3）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示0。1、设计目的抢答器
8.急
摘要 本设计是四路智力抢答器。
使用51系列单片机，编写应用程序来实现智力抢答功能。设计思路是先等待主持人按键，当有主持人按键时，开始计时一分钟，并显示时间。
有人抢答时，报警电路启动，并显示组号，同时计时显示停止。若在计时时间内无人抢答，一分钟到时，无报警，且计时停止，重新开始等待主持人按键，进行下一轮抢答。
软件设计利用中断系统的基本构成原理编写中断服务程序，使用80C51单片机串行接口P1口、P2口、P3口的输入/输出功能向CPU输入信号，其信号由按键电路提供，由CPU响应中断，并输出响应。用到了查询按键模块、定时器模块、显示时间模块、显示组号模块、报警模块等。
软件涉及51系列单片机的中断系统、定时器/计数器、串行接口及外围电路的功能。 硬件设计使用的是51系列单片机中的80C51，其他部件有74LS48、八段数码显示管、蜂鸣器、LED闪光灯，按键等。
硬件设计采通过外部12M的X1提供时钟的脉冲，利用其中断控制程序进行抢答部分的处理，通过多输入与门的控制去申请单片机内部的中断，以达到显示抢答的目的。 用分模块设计思想，以CPU为中心逐一设计了时钟电路和复位电路；然后设计了按钮电路为CPU提供输入信号；再次，为数码管选择输入信号电路；还有就是提供了报警电路；最终就是修饰和完善总原理图。
显示结果是主持人按键时，数码管显示60，即定时器定从一分钟开始计时，若一分钟内有人抢答，则此时定时器停止计时，数码管显示此时的时间，如计时56秒时有人抢答，数码管就显示56，同时蜂鸣器发出“嘀”声，且警报灯闪烁一下，与此同时显示抢答组的组数。 如一分钟内无人按键抢答，计时时间一分钟到时数码管显示00，并停止计时。
此时等待主持人按键进行下一轮抢答，若主持人不按键，数码管就一直显示00。 目录 1 概述 - 3 - 2 系统总体方案及硬件设计 - 4 - 2。
1系统总体方案 - 4 - 2。2控制部分80C51的设计 - 4 - 2。
3数码显示部分LED的介绍 - 6 - 2。4时钟电路的介绍 - 6 - 2。
5复位电路的介绍 - 7 - 2。6按钮电路 - 8 - 2。
7显示管的输入信号电路 - 8 - 2。8报警电路 - 9 - 3。
软件设计 - 10 - 4 Proteus软件仿真 - 15 - 5心得体会 - 19 - 参考文献 - 19 - 附1：源程序代码 - 20 - 附2：系统原理图 - 24 - 。
9.谁给我个抢答器的毕业论文（图文并茂）
开题报告+任务书+论文+翻译
摘 要
本次毕业设计的主要内容就是基于CPLD的数字抢答器的设计，它所要达到的要求就是能从软件和硬件两个方面来实现数字抢答器的基本功能，其意义就在于让一个初学者，学会从系统和全局的角度去考虑问题，并能协调整个设计，使之达到预想的要求。
设计的核心部分是：在MAX+PLUSⅡ的软件平台上，用VHDL语言来完成数字抢答器的各个模块的设计（模块包括：QDJB抢答鉴别模块、JFQ计分器模块、JSQ计时器模块和YMQ译码器模块，在第二章有详细介绍），并将它们合为一个整体的系统。
设计中所用到的知识主要是：对可编程逻辑器件应用的认识、对MAX+PLUSⅡ软件的熟练操作、对VHDL（超高速集成电路硬件描述语言）的掌握和应用、对基本数字电路的分析以及对基本硬件电路的连接和检测，这些知识都是进行电子设计的基本知识和能力，只有基础知识和能力扎实了，才能更好的进行更高层次的电子设计，所以这个设计也是对电子设计基本能力的实践。
关键词：数字抢答器 EDA CPLD VHDL
目 录
目 录 1
摘 要 3
Abstract 4
引 言 5
第一章 绪 论 6
1.1 数字电路的发展与应用 6
1.2 可编程逻辑器件的发展与分类 6
1.2.1 可编程逻辑器件的发展历程 6
1.2.2 可编程逻辑器件的分类 7
1.3 VHDL 的产生与发展 8
1.3.1 VHDL硬件描述语言的产生背景 8
1.3.2 VHDL硬件描述语言的特点与应用 8
1.4 MAX+PLASⅡ的介绍 9
1.4.1 MAX+PLASⅡ的从产生与发展 9
1.4.2 MAX+PLASⅡ的应用 9
1.4.3 MAX+PLASⅡ的特点 9
第二章 基于CPLD的数字抢答器的设计 12
2.1 系统设计要求 12
2.2 系统设计方案 12
2.3 系统的实现 13
2.3.1 抢答鉴别电路的设计与实现 13
2.3.2 计分器的设计与实现 14
2.3.3 计时器的设计与实现 16
2.3.4 译码器的设计与实现 17
2.3.5 数字抢答器的实现 18
第三章 时序仿真 21
3.1 抢答鉴别模块的仿真 21
3.2 计分器模块的仿真 21
3.3 计时器模块的仿真 22
3.4 译码器模块的仿真 23
第四章 总 结 24
致 谢 25
参考文献 26
附 录 27
附录1 抢答鉴别模块VHDL程序（QDJB.VHD） 27
附录2 计分器模块VHDL程序（JFQ.VHD） 28
附录3 计时器模块VHDL程序（JFQ.VHD） 32
附录4 译码器VHDL程序（YMQ.VHD） 34
/search.asp?m=2&s=0&word=%C7%C0%B4%F0%C6%F7&x=40&y=11