众文网1.“基于FPGA的DDS信号发生器”方面的的论文
这些论文，可以帮到你吗？
1 基于FPGA的DDS信号发生器设计
《现代电子技术》 2009年16期
作者：高士友 胡学深 杜兴莉 刘桥
摘要：介绍基于DDS的信号发生器工作原理和设计过程，并对关键模块及外围电路进行了仿真和误差分析.经功能验证和分析测试，达到了预定的各项技术指标.旨在建立一种以FPGA为核心，功能可裁剪、波形任意调整的高性能信号发生器设计。
关键词：信号发生器 DDS 任意波形 误差分析 技术指标 设计效率
2 基于FPGA的DDS信号发生器系统的设计
《电子技术》 2008年4期
作者：王本有 汪德如 苏守宝
摘要：直接数字频率合成（DDS）技术，已成为频率合成技术的主流方向，现场可编程门阵列（FPGA）技术具有强大的硬件逻辑功能.文章主要阐述DDS的工作原理，基于FPGA设计DDS信号发生器的主要环节.简单介绍了运用Altera公司的QuartusⅡ软。
3 基于FPGA的DDS信号发生器设计
《计算机测量与控制》2011年12期
作者：曹郑蛟 滕召胜 李华忠 张倩 温
希望能够帮到你，更多资讯在学术资讯网。
当然，如需要，我们可以代写代发普刊和北大核心期刊。
2.谁会做“基于FPGA的DDS信号发生器的设计”的毕业设计,我急用
基于FPGA的DDS信号发生器的设计前言 1绪论 1.1 FPGA简介 1.1.1 FPGA的基本概念 1.1.2 FPGA技术的发展历史 1.1.3 FPGA技术的发展趋势 1.1.4 FPGA技术的应用现状 1.1.5 FPGA工程的设计流程 1.2 基本工具软件介绍 1.2.1用高级语言设计电路的流程 1。
2。 2 使用CPLD和FPGA的优缺点对比 1.3 MAX plus2 DDS信号发生器简介 2.1信号源的分类和作用 2.2普通函数发生器的主要指标 2.3任意波发生器的主要指标 3 DDS信号发生器的设计方案 3。
1设计任务与要求 3。2信号发生器的设计方案 4 DDS信号发生器VHDL设计 4。
1总体方案图 4。2总体模块设计 4。
3详细模块设计 4。 3。
1分频器模块 4。3。
2波形输出模块 4。3。
3选择器件和程序结论 致谢 参考文献 基于FPGA的DDS信号发生器的设计。
3.求波形发生器设计的毕业论文
基于EPP工作模式下的任意波形发生器的设计 摘要：本文介绍一种基于微机打印口EPP工作模式下的任意波形发生器。
它采用复杂可编程逻辑件、高速D/A转换和可编程平滑滤波等技术设计完成，具有软件设置信号频率、波形和输出电平的功能，操作简单，使用方便，有较强的实用价值。 关键词：任意波形发生器；EPP工作模式；平滑滤波器1 引言 任意波形发生器（Arbitrary Waveform Generator,AWG）是随着众多领域对于复杂的、可由用户定义的测试波形的需要而形成和发展起来的，它的主要特点是可以产生任何一种特殊波形，输出信号的频率、电平以及平滑低通滤波的截至频率也可以作到程序设置，因此在机械性能分析、雷达和导航、自动测试系统等方面得到广泛的应用。
而对AWG的控制、数据传输、输出信号的频率和电平设置都可以通过微机打印口在EPP（增强并行接口）工作模式下设计完成。这样不仅具有设计简单，占用微机资源较少的优点，而且操作简单，使用方便，易于硬件升级。
2 总体框图及设计原理 所设计的AWG可以产生多种任意波形模拟信号，包括正弦波、方波、三角波、梯形波、抛物线波、SINC波和伪随机信号等。信号的产生采用直接数字合成的设计思想，所不同的是DDS产生的信号是固化在 ROM中的正弦波，通过波形查询表和数模转换器产生不同频率的正弦波，而AWG中存储波形的存储器是可以随机写入的，这样才可以真正产生任意波形。
此外，AWG的工作方式可以分为连续方式和突发方式。连续工作方式是指存储在存储器中的数据在时钟的作用下连续不断的送给数模转换器，以获得周期的模拟信号；突发工作方式则是在特定的触发条件下，信号只输出一次。
触发条件包括软件内部触发和外部触发，外部触发又包括外部触发信号的上升沿、下降沿、正电平和负电平触发等。AWG的总体设计框图如图1所示。
AWG的设计可以分为两部分：EPP接口电路和波形产生电路。EPP接口电路是软件控制程序和波形产生电路的数据传输通道。
它采用ALTERA公司的复杂可编程逻辑器件EPM7128设计完成，负责并口和波形存储器之间的缓冲隔离、总线收发控制和地址产生。波形产生电路主要任务是在EPP接口电路控制下产生任意波形信号。
来自并口的波形数据通过EPP写操作顺序写入波形存储器。波形数据存储完后，由软件决定采用何种触发条件和工作方式，进而产生相应的控制信号。
时钟产生电路产生频率可控的时钟信号，作为波形存储器、地址发生器以及数模转换器的时钟。在控制信号的控制下，地址发生器产生地址，读出和地址相对应的波形点数据送高速数模转换器产生模拟信号，最后对该模拟信号进行平滑滤波后输出符合用户需要的波形。
3 主要硬件电路设计 3.1 EPP接口电路 计算机并行口的工作方式可设置为SPP、EPP和 ECP三种工作方式。EPP是一种与 SPP兼容且能完成双向数据传输的外围接口模式。
EPP最高传输速率可以达到2MBPS，并可双向工作，接近于PC机ISA总线的数据传输率。它提供四种数据传输周期：数据写周期、数据读周期、地址写周期及地址读周期，数据读写和地址读写在微机中所占用的地址不同。
数据读写产生 DATASTB信号，地址读写产生 ADDRSTB信号。例如，数据写的工作过程为（1）WRITE信号保持低电平，若WAIT信号为低，数据选通信号DATASTB有效（低电平）。
（2）等待WAIT信号变高，变高后数据线上数据生效。（3）DATASTB信号由低变高。
（4）等待 WAIT信号由高变低，WAIT的上升沿释放数据线，结束读周期。本文阐述的EPP任意波形发生器要用到数据写和地址写两个操作周期，其时序如图2所示。
EPP接口电路的设计由复杂可编程逻辑器件（CPLD）设计完成，负责AWG的逻辑控制和数据分配。由图1可以看出所设计的AWG可以输出两路模拟信号，因此来自并口的波形数据应当分别写入两个波形存储器中，完成数据分配。
具体实现上是在CPLD为两个波形存储器分配不同的地址，首先由地址写操作决定后续的数据写入哪个地址端口，随后顺序将波形数据写入指定的波形存储器。此外，整个电路的控制命令、输出波形电平设置以及平滑滤波器的截至频率设置也是由软件通过并口完成的，因此在CPLD中也应为其分配地址端口。
CPLD内部数据分配电路设计如图3所示。 并口数据端口的数据究竟是控制命令还是某个波形存储器的数据由其地址决定。
图3描述了地址产生的方法，从而完成了数据分配，具体工作过程如下：首先，地址选通信号（ADDRSTB）和数据选通信号（DATASTB）与写信号（WRN）相或，产生写地址选通信号（ADDRSTB_WRN）和写数据选通信号（DATASTB_WRN），从而区分读地址周期和读数据周期的操作；然后，发出地址写操作，决定后续数据发往哪个地址；最后是数据写操作。从图3可以看出控制命令端口地址为0，而波形存储器A和波形存储器B的端口地址分别是1和2，波形电平设置端口地址为3和4，而平滑滤波器设置端口为5和6。
3.2 高速D/A转换电路 高速D/A转换电路不仅负责将波形存储器中的数据转换为模拟信号，还负责输出信号的电平设置，。
4.毕业论文题目是信号发生器该怎么写
1 引言 任意波形发生器（Arbitrary Waveform Generator,AWG）是随着众多领域对于复杂的、可由用户定义的测试波形的需要而形成和发展起来的，它的主要特点是可以产生任何一种特殊波形，输出信号的频率、电平以及平滑低通滤波的截至频率也可以作到程序设置，因此在机械性能分析、雷达和导航、自动测试系统等方面得到广泛的应用。
而对AWG的控制、数据传输、输出信号的频率和电平设置都可以通过微机打印口在EPP（增强并行接口）工作模式下设计完成。这样不仅具有设计简单，占用微机资源较少的优点，而且操作简单，使用方便，易于硬件升级。
2 总体框图及设计原理 所设计的AWG可以产生多种任意波形模拟信号，包括正弦波、方波、三角波、梯形波、抛物线波、SINC波和伪随机信号等。信号的产生采用直接数字合成的设计思想，所不同的是DDS产生的信号是固化在 ROM中的正弦波，通过波形查询表和数模转换器产生不同频率的正弦波，而AWG中存储波形的存储器是可以随机写入的，这样才可以真正产生任意波形。
此外，AWG的工作方式可以分为连续方式和突发方式。连续工作方式是指存储在存储器中的数据在时钟的作用下连续不断的送给数模转换器，以获得周期的模拟信号；突发工作方式则是在特定的触发条件下，信号只输出一次。
触发条件包括软件内部触发和外部触发，外部触发又包括外部触发信号的上升沿、下降沿、正电平和负电平触发等。AWG的总体设计框图如图1所示。
AWG的设计可以分为两部分：EPP接口电路和波形产生电路。EPP接口电路是软件控制程序和波形产生电路的数据传输通道。
它采用ALTERA公司的复杂可编程逻辑器件EPM7128设计完成，负责并口和波形存储器之间的缓冲隔离、总线收发控制和地址产生。波形产生电路主要任务是在EPP接口电路控制下产生任意波形信号。
来自并口的波形数据通过EPP写操作顺序写入波形存储器。波形数据存储完后，由软件决定采用何种触发条件和工作方式，进而产生相应的控制信号。
时钟产生电路产生频率可控的时钟信号，作为波形存储器、地址发生器以及数模转换器的时钟。在控制信号的控制下，地址发生器产生地址，读出和地址相对应的波形点数据送高速数模转换器产生模拟信号，最后对该模拟信号进行平滑滤波后输出符合用户需要的波形。
3 主要硬件电路设计 3.1 EPP接口电路 计算机并行口的工作方式可设置为SPP、EPP和 ECP三种工作方式。EPP是一种与 SPP兼容且能完成双向数据传输的外围接口模式。
EPP最高传输速率可以达到2MBPS，并可双向工作，接近于PC机ISA总线的数据传输率。它提供四种数据传输周期：数据写周期、数据读周期、地址写周期及地址读周期，数据读写和地址读写在微机中所占用的地址不同。
数据读写产生 DATASTB信号，地址读写产生 ADDRSTB信号。例如，数据写的工作过程为（1）WRITE信号保持低电平，若WAIT信号为低，数据选通信号DATASTB有效（低电平）。
（2）等待WAIT信号变高，变高后数据线上数据生效。（3）DATASTB信号由低变高。
（4）等待 WAIT信号由高变低，WAIT的上升沿释放数据线，结束读周期。本文阐述的EPP任意波形发生器要用到数据写和地址写两个操作周期，其时序如图2所示。
EPP接口电路的设计由复杂可编程逻辑器件（CPLD）设计完成，负责AWG的逻辑控制和数据分配。由图1可以看出所设计的AWG可以输出两路模拟信号，因此来自并口的波形数据应当分别写入两个波形存储器中，完成数据分配。
具体实现上是在CPLD为两个波形存储器分配不同的地址，首先由地址写操作决定后续的数据写入哪个地址端口，随后顺序将波形数据写入指定的波形存储器。此外，整个电路的控制命令、输出波形电平设置以及平滑滤波器的截至频率设置也是由软件通过并口完成的，因此在CPLD中也应为其分配地址端口。
CPLD内部数据分配电路设计如图3所示。 并口数据端口的数据究竟是控制命令还是某个波形存储器的数据由其地址决定。
图3描述了地址产生的方法，从而完成了数据分配，具体工作过程如下：首先，地址选通信号（ADDRSTB）和数据选通信号（DATASTB）与写信号（WRN）相或，产生写地址选通信号（ADDRSTB_WRN）和写数据选通信号（DATASTB_WRN），从而区分读地址周期和读数据周期的操作；然后，发出地址写操作，决定后续数据发往哪个地址；最后是数据写操作。从图3可以看出控制命令端口地址为0，而波形存储器A和波形存储器B的端口地址分别是1和2，波形电平设置端口地址为3和4，而平滑滤波器设置端口为5和6。
3.2 高速D/A转换电路 高速D/A转换电路不仅负责将波形存储器中的数据转换为模拟信号，还负责输出信号的电平设置，设计框图如图4所示。 输出信号电平设置电路主要由参考电压源AD1580、低速D/A转换器AD7524和高速D/A转换器AD9708设计完成。
AD1580为AD7524提供1.2V的电压基准，在8位数字（DB7~DB0）的控制下，AD7524内部的电阻网络将1.2V的电压基准转换为0.1V~1.2V电压输出。而AD9708的参考电压正是AD7524的电压输出，从而实现了由。
5.DDS信号发生器的设计
摘要 前言 系统工作原理 直接数字频率合成 DDS基本原理及性能特点 采用DDS的AD9851 AD9851的原理 AD9851在信号源中的应用 AD9851在本系统的应用电路 低通滤波器（LPF） 锁相环频率合成 锁相环频率合成MC145151在本电路中的应用 压控振荡器（VCO） 缓冲放大器 单片机控制的整体电路 功率放大 本系统的软件设计 总调试 结束语 DDS信号发生器技术指标 所采用的仪器设备 所用软件 总结参考文献 致谢。
有这个DDS信号发生器的设计！！。
6.DDS信号发生器
一、定义：百度百科就有，通俗来讲就是信号源的关键组件。
信号源在测试平台搭架、应用型产品上提供信号来源，就是靠信号发生器及外围电路（比如供电电路、LCD显示、按键/触屏输入电路等）来对信号进行产生、处理、传输、显示。
DDS信号发生器采用直接数字频率合成（Direct Digital Synthesis，简称DDS）技术，把信号发生器的频率稳定度、准确度提高到与基准频率相同的水平，并且可以在很宽的频率范围内进行精细的频率调节。
二、应用领域：
通讯、导航、雷达、遥控遥测、电子对抗、仪器仪表。
三、编程：
可根据不同的信号需求，对信号发生的代码进行变更，让信号发生器输出想要的信号波形（比如通过编程改变输出信号的波形、幅度、相位、占空比等）。
7.单片机DDS波形发生器
产生模拟信号的传统方法是采用RC 或LC 振荡器，它们产生的信号频率精度和稳定度都很差，后来出现了锁相环技术，频率精度大大提高，但是工艺复杂，分辨力不高，频率变换和实现计算机程控也不方便。DDS 技术出现于二十世纪70年代，它是一种全数字频率合成技术。完全没有振荡元件和锁相环，是用一连串数据流经过数模转换器产生出一个预先设定的模拟信号。它将先进的数字信号处理理论与方法引入信号合成领域，具有以往频率合成器难以达到的优点，如频率转换时间短（频率范围：0.1Hz~10MHz
频率分辨率：0.1Hz
频率稳定度：1*10-7
输出幅度：0~5V可调
输出波形：正弦波、方波（TTL电平）
输出设定方式：数字键盘直接设定
显示方式：LCD液晶显示器
6.1 DDS原理与特点
DDS的基本结构如图6-1所示。因为正弦波信号可以用这样的函数来表示， y = sin（ωt） ，这是一个非线性函数。要直接合成一个正弦波信号， 首先应将函数y=sin(x)进行数字量化，然后以x 为地址，以y 为量化数据，依次存入波形存储器。DDS 使用了相位累加技术来控制波形存储器的地址，在每一个基准时钟周期中，都把一个相位增量加到相位累加器的当前结果上。相位累加器的输出即为波形存储器的地址，通过改变相位增量即可以改变DDS 的输出频率值，所以基准时钟频率的稳定度也就是输出频率的稳定度。根据相位累加器输出的地址，由波形存储器取出波形量化数据，经过数模转换器转换成模拟电流，再经过运算放大器转换成模拟电压。由于波形数据是间断的取样数据，所以DDS 发生器输出的是一个阶梯正弦波形，必须经过低通滤波器将波形中所含的高次谐波滤除， 输出即为连续的正弦波。
图6-1 DDS原理框图
DDS 芯片通常带有一个幅度调节器，可以通过微处理器将幅度设定值送到DDS 芯片的相关寄存器，以产生出一个合适的信号幅度。如果要求功率输出，则再经过功率放大器进行功率放大，最后由"输出"端口输出。采用直接数字合成技术（DDS）设计的信号发生器与传统信号源相比具有其独特的优点：
l 频率稳定度高：频率稳定度取决于使用的参考频率源晶体振荡器的稳定度，一般市面上常见的廉价晶振的稳定度可以达到10-6。
l 频率精度高：常见的DDS 芯片的频率分辨率在1/1228 ~32 。适用于高精度的计量和测试。尤其对于那些需要特别低的频率（比如：0.0001Hz），用通常的方法是很难实现，而采用DDS 技术，可以非常容易的实现，而且精度、稳定度非常高，体积也很小。
l 无量程限制：在全部频率范围内频率设定一次到位，最适合于宽频带系统的测试。
l 无过渡过程：频率转换时没有过渡过程，信号相位和幅度真正连续无畸变，最适合于动态特性的测试。
易于控制：目前新上市的DDS 芯片大多都带有微控制器，设计者只要增加少许外围器件就可以制作成基于DDS 技术的高质量信号发生器，如果再增加一些智能控制可以设计出幅度、频率、相位多方便控制的多功能信号发生器。而且性能完全可以达到高档进口信号发生器所具有的性能，而价格可以大大节省。
转载请注明出处众文网 » dds波形信号发生器的毕业论文