数字时钟设计毕业论文

1.数字钟的论文

摘要（数字钟）实际上是一个对标准频率（1HZ）进行计数的计数电路。

（数字钟论文）我们使用石英晶体振荡器电路构成数字钟。以10进制计数器74HC390来实现时间计数单元的计数功能。

采用CD4511作为显示译码电路。选择LED数码管作为显示单元电路。

（数字钟论文）由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。用COMS与或非门实现的时或分校时电路。

该电路还有在整点前10秒钟内开始整点报时的功能。报时电路可选74HC30来构成。

时间以12小时为一个周期。（数字钟论文） 关键词数字钟；石英晶体振荡器；计数；校时电路 摘要 ……………………………………………………………………2关键字 …………………………………………………………………2一、设计目的……………………………………………………………3二、设计要求……………………………………………………………3三、原理框图……………………………………………………………3四、元器件………………………………………………………………7五、各功能块电路图…………………………………………………10六、总接线元件布局简图……………………………………………14七、设计体会…………………………………………………………15八、参考文献…………………………………………………………15 数字钟 一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。

因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。

通过设计加深对刚刚学习了的数字电子技术的认识。我们此次设计数字钟是为了了解数字钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。

（数字钟论文）二、设计要求（1）设计指标 ① 时间以12小时为一个周期。② 显示时、分、秒。

③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。

⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求① 画出电路原理图。

② 元器件及参数选择。③ 电路仿真与调试。

（3）编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图 （数字钟论文）1.数字钟的构成数字钟实际上是由一个对标准频率（1HZ）进行计数的计数电路为主要部分构成的。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路来构成数字钟的标准时间基准信号。

数字钟的组成框图如下图所示。 2.晶体振荡器电路（数字钟论文）晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，它可以保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。

如图（b）所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

（数字钟论文）CMOS 晶体振荡器的图形如下 3.时间记数电路（数字钟论文）一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中我们选择的是74HC390。

其内部逻辑框图如右上图。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。

秒十位计数单元为6进制计数器，我们需要对它进行进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的。

2.数字钟的毕业论文摘要

电子钟相关毕业设计

·数字电子钟的电路设计 （字数：9242，页数：22 ）·数字电子钟的设计与制作 （字数：8017，页数：22 ）·数字钟的设计 （字数：6208，页数：21 ）·基于8051单片机的数字钟 （字数：21638，页数：50）·基于单片机的电子时钟控制系统 （字数：7935，页数：42 ）·数字电路数字钟设计 （字数：4846，页数：21 ）·电子闹钟设计 （字数：4094，页数：19 ）·定时闹钟设计 （字数：5714，页数：24 ）·智能定时闹钟设计 （字数：3826，页数：18 ）·下棋定时钟设计 （字数：5290，页数：24 ）·多功能数字钟设计与制作 （字数：13129，页数：34）·基于单片机的电子钟设计 （字数：7710，页数：24 ）·基于单片机的数字电子钟设计 （字数：10301，页数：42）·基于Labview的虚拟数字钟设计 （字数：17457，页数：32）·电子日历钟 （字数：10677，页数：33）·数字钟的设计与制作 （字数：4922，页数：23 ）·单片机数字钟设计 （字数：15355，页数：47）·基于单片机的数字钟设计 （字数：12541，页数：27）·单片机定时闹钟设计 （字数：8450，页数：24 ）·万年历可编程电子钟控电铃 （字数：14371.页数：41）·数字定时闹钟设计 （字数：7770，页数：28 ）·基于EDA技术的数字电子钟设计 （字数：12247，页数：32）·多功能时钟打点系统设计 （字数：8353，页数：31 ）·智能音乐闹钟设计 （字数：10002，页数：37）·基于AT89S51单片机的数字电子钟设计 （字数：14560，页数：39）

3.跪求数字钟的设计与制作毕业论文一篇

摘要

第一章绪论

第二章数字时钟简介

1.1振荡器

1.2分频器电路

1.3计数器

1.4 译码显示电路

1.5校时电路

1.6报时电路

第三章设计步骤与方法

3.1振荡电路

3.2分频器电路

3.3计数器

3.3.1计数器六十进制的接法

3.3.2二十四进制计数器的接法

3.4译码显示电路

3.5校时电路

3.6整点报时电路

3.6.1控制门电路部分

3.6.2音响电路部分

第四章组装与调试

4.1接通电源逐步调试

4.2按顺序对电路连线和调试

总结

致 谢

参考文献

4.谁能给我一个数字钟的毕业论文

1免校正数字钟系统简介

免校正数字钟系统是由信号采集模块和时钟控制模块两个大的模块组成。

广播整点报时信号采集模块中用到AT89C2051内部的精确模拟比较器，将模拟信号转化为数字信号。通过I/O口输出到单片机的计数器T1，对数字脉冲信号进行计数。定时器T0采用定时中断1方式，定时到达相应时间时，取出计数器T1中记录的数据判断是否为广播整点报时信号所产生的数据。利用每小时整点前报出五声低音，频率为800Hz；整点时报出一声高音，频率为1600Hz的信号来判断出整点信号，并且产生校时信号。如果在一定的时间里能够逐一地﹑连续地判断出这六个信号，则说明是整点信号已经采集到，可以给予时钟控制芯片发送校时信号，不然就等待下一次信号的到来。

信号采集模块主要是对广播整点报时信号的采集并产生校时信号。广播整点报时语音信号通过模拟比较器将模拟信号转化为数字信号，然后对数字信号进行定时计数。判断采集到的频率范围，产生校时信号。

采用普通声音广播电台整点报时信号，校正时间。利用每小时整点前报出五声低音，频率为800Hz；整点时报出一声高音，频率为1600Hz的信号来判断出整点信号，并且产生校时信号。

如果在一定的时间里能够逐一地﹑连续地判断出这六个信号，则说明是整点信号已经采集到，可以给予时钟芯片发送校时信号，不然就等待下一次信号的到来。

时钟控制模块主要由：计时模块，校时模块，键盘设置模块和液晶显示模块组成。

液晶显示模块由于具有功耗低、体积小、重量轻、寿命长、不产生电磁辐射污染等优点而成为单片机系统中理想的显示器件，并被广泛应用于单片机控制的智能仪器仪表、工业控制领域、通信器材和家用电器中。

因为用到定时器，计数器和模拟比较器，所以将采用的单片机必须集定时/计数器，内部精确模拟比较器于一体，这样能够将各个小的部分芯片集于一块芯片上。

采用一块AT89C2051单片机芯片，采集广播语音输出信号，并用于判断是否是整点报时信号。如果是整点报时信号，则给计时芯片中断信号。采用另一块AT89C2051单片机芯片用于计时、控制液晶显示、接受校时中断信号与执行校时服务、还有键盘调时服务。

功能设计：

1. 时钟控制模块主要由：计时模块，校时模块，键盘设置模块和液晶显示模块组成。

(1) 计时模块：软件的计时误差降到一天在1.5秒之内。自动定时开启和关闭收音机和采集广播整点报时信号芯片的电源。

(2) 校时模块：接受到校时中断信号到校时完成的时间控制在100微妙以内。

(3) 键盘设置模块：通过按键能够对年，月，日，时，分单元数据进行设置。

(4) 液晶显示模块：采用LCD循环扫描显示时间。显示的是“2005年03月29日 23时59分00秒”。

2. 信号采集模块：通过对广播给出的语音信号进行采集，判断分析得出是否为整点报时信号。判断出整点报时信号后给出校时信号。

1.2 课题目标与任务

本课题是为采集广播整点报时信号来自动校正时间的免校正数字钟。

本人将完成以下任务：

1.设计采集广播整点报时信号的软件、硬件模块。

2.准确、及时地识别出广播语音整点报时信号的频率。

3.设计计时、校时、设时和控制液晶显示软件、硬件模块。

4.整体调试后根据结果对免校正数字钟系统设计做出整体评价。

1.3总体设计

5.电子数字钟的详细设计报告（带设计图）

数字钟设计报告1 设计目的数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。

总的来说，此次课程设计，有助于学生对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。2 设计任务设计制作一个数字电子钟设计指标：1. 时间计数电路采用24进制，从00开始到23后再回到00;2. 各用2位数码管显示时、分、秒；3. 具有自动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4. 计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。

5.为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。3 数字电子钟的电路系统设计下面将详细介绍整个数字电子钟的电路系统设计过程。

其中包括数字电子钟的设计原理，设计方案的确定，数字电子钟的电路设计计算机仿真，电路的设计与调试几个设计部分。3.1 设计原理数字电子钟是一个对标准频率（1HZ）进行计数的计数电路。

它由振荡器、分配器、计数器、译码器和显示器电路组成。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。

秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。

6.数字钟设计的毕业论文谁能让我借鉴一下啊

基于VHDL 语言的数字钟设计

陈茂源 （中国地质大学（武汉） 信息工程学院， 湖北武汉430074)

[摘要] 随着电子设计自动化（ EDA） 技术的进步， 数字电路在实际生活当中已经占据了重要的位置。详

细介绍了用V HDL 语言开发数字钟的方法， 并对整个系统的设计过程作了具体介绍， 同时简介了EDA

技术和V HDL 语言。

[关键词] EDA 技术； V HDL 语言； 数字钟

随着人类的不断进步， 现代电子设计技术已进入一个全新的阶段， 传统的电子设计方法、工具和器

件在更大的程度上被EDA 所取代。在EDA 技术[1 ] 中， 最令人关注的的是逻辑设计仿真测试技术。该

技术的出现， 使电子系统设计大为简化。设计速度快、体积小、功耗小的集成电路已成为趋势。笔者详

细介绍了在Altera 公司的Max + PlusII 开发系统中基于V HDL 语言设计的数字钟[1 ] 。

1 设计流程

数字系统的设计采用自顶向下、由粗到细， 逐步分解的设计方法， 最顶层电路是指系统的整体要

求， 最下层是具体的逻辑电路的实现。自顶向下的设计方法将一个复杂的系统逐渐分解成若干功能模

块， 从而进行设计描述， 并且应用EDA 软件平台自动完成各功能模块的逻辑综合与优化， 门级电路的

布局， 再下载到硬件中实现设计。利用MAX + plus II 进行电路设计的具体设计过程如下[ 1 ] :

1） 设计输入 MAX + plus Ⅱ支持多种设计输入方式， 如原理图输入、波形输入、文本输入和它

们的混合输入。

2） 设计处理 设计输入完后， 用MAX + plus Ⅱ的编译器编译、查错、修改直到设计输入正确，

同时将对输入文件进行逻辑简化和优化， 最后生成一个编程文件。这是设计的核心环节。

3） 设计检查 MAX + plus Ⅱ为设计者提供完善的检查方法设计仿真和定时分析。其目的是检验

电路的逻辑功能是否正确， 同时测试目标器件在最差情况下的时延， 这一查错过程对于检验组合逻辑电

路的竞争冒险和时序逻辑电路的时序、时延等至关重要。

4） 器件编程 当电路设计和校验之后， MAX + plus Ⅱ

你好，我有相关论文资料可供参考，需要的话请加我QQ，我发给你，497267666，谢谢。

你好，我有相关论文资料可供参考，需要的话请加我QQ，我发给你，497267666，谢谢。

7.求数字电子钟毕业论文设计

12. 基于单片机的电子钟设计（字数：7710，页数：24 ） 13. 基于单片机的数字电子钟设计（字数：10301，页数：42 价） 14. 基于Labview的虚拟数字钟设计（字数：17457，页数：32 ） 15. 电子日历钟（字数：10677，页数：33 ） 16. 数字钟的设计与制作（字数：4922，页数：23 ） 17. 单片机数字钟设计（字数：15355，页数：47 ） 18. 基于单片机的数字钟设计（字数：12541，页数：27 ） 19. 单片机定时闹钟设计（字数：8450，页数：24 ） 20. 万年历可编程电子钟控电铃（字数：14371.页数：41 价）可联&系>Q=Q:136。

后面输入。.775。

.接着输入12。

5Q%Q空>间里有所有内容。可$代，$写21. 数字定时闹钟设计（字数：7770，页数：28 ） 22. 基于EDA技术的数字电子钟设计（字数：12247，页数：32 ） 23. 多功能时钟打点系统设计（字数：8353，页数：31 ） 24. 智能音乐闹钟设计（字数：10002，页数：37 ） 25. 基于AT89S51单片机的数字电子钟设计（字数：14560，页数：39 ）。

8.跪求数字钟的设计与制作毕业论文一篇

摘要 第一章绪论 第二章数字时钟简介 1.1振荡器 1.2分频器电路 1.3计数器 1.4 译码显示电路 1.5校时电路 1.6报时电路 第三章设计步骤与方法 3.1振荡电路 3.2分频器电路 3.3计数器 3.3.1计数器六十进制的接法 3.3.2二十四进制计数器的接法 3.4译码显示电路 3.5校时电路 3.6整点报时电路 3.6.1控制门电路部分 3.6.2音响电路部分 第四章组装与调试 4.1接通电源逐步调试 4.2按顺序对电路连线和调试 总结 致 谢 参考文献。

9.谁有数字时钟的毕业论文设计

摘 要

本次的硬件综合设计是对我们所学知识的综合运用，独立完成具有一定实用价值的小型系统——数字时钟。

数字时钟是一种用数字技术实现是、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，具有更长的使用寿命，能被更好的广泛运用。数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

数字时钟系统的主要功能：

(1)通过液晶显示器显示时分秒，具有时分校准、整点报时和加点自检功能；

(2)整点报时通过光和声音两种情况报警；

(3)时钟信号有主用时钟电路提供；

(4)时钟校准由键盘完成；

(5)系统在丢电的情况下不影响时钟的运行。

系统运用到的硬件资源：单片机核心系统（AT89S52）、实时时钟（DS1307）、TD0273D01七段LCD(HT1621B驱动)、NTC测量电路（NE555）、USB通信和供电电路（ CH372）、LED指示灯、键盘、蜂鸣器等。

首先，我们通过基本的焊接技能训练，掌握LCD Exam实验板的硬件原理，进行PCB线路板的设计，将运用到的硬件进行组装和焊接，通过硬件调试。

接着，根据所设计数字时钟的功能要求进行软件的总体结构设计、软件的具体实现并仿真调试。

最后，进行程序固化、系统的调试和维护，最终完成整个系统的设计，提交课程设计报告。

此系统的设计是我们了解采用控制产品开发的全部过程，掌握专用计算机系统的软硬件设计过程、方法及实现，为以后设计和工作打下良好基础。

关键词：数字时钟 DS1307 单片机

目 录

摘要

一、总体结构

二、硬件设计原理

1、时钟模块

2.核心模块

3.显示及驱动模块

4.其他电路

(1)蜂鸣器

(2)POWER LED指示灯

(3)键盘（4键）

(4)电阻

(5)电容

三、软件总体结构

四、软件具体实现

1.系统初始化

2.报警部分

3.显示程序

4.CPU读流程

5.HT1621的一个字节的写过程

6.DS1307的一个字节写的过程

7.DS1307的一个字节读的过程

五、调试和故障排除

1.焊接测试

2.程序调试

六、结束语

七、参考文献

八、附录

转载请注明出处众文网 » 数字时钟设计毕业论文