众文网1.求基于51单片机的数字抢答器设计的毕业论文有详细的图纸和设计方案
数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
经过布线、焊接、调试等工作后数字抢答器成形。 关键词： 抢答电路 定时电路 报警电路 时序控制 目 录 摘 要 2 绪 论 4 第一章 数字抢答器的基本组成及工作原理 5 1。
1 数字抢答器的基本组成 5 1。 2数字抢答器的工作原理 5 第二章 数字抢答器的设计 6 2。
1电源电路的设计 6 2。2 主电路的设计 6 2。
2。1 抢答电路的设计 6 抢答按钮电路的设计…………………………………………………………………。
7 优先编码电路的设计… ………………………………………………………………。
。8 触发锁存电路的设计…。
………………………………………………………………。
8 译码显示电路的设计……………………………………………………………………。
9 解锁电路的设计…………………………………………………………………………10 报警电路的设计………………………………………………………………… 。 。
……10 时序电路的设计………………………………………………………………………。10 2。
3 扩展电路的设计 11 2。3。
1定时电路的设计 11 2。3。
2 秒脉冲产生电路的设计 12 第三章 元器件的介绍 13 3。1 优先编码器74LS148 13 3。
2 译码器74LS48 14 3。3 555定时器 15 3。
4 计数器74LS192 16 3。5 触发器74LS121 17 3。
6 锁存器74LS279 18 3。7 与非门74LS00 19 3。
8 显示器 22 3。 9 电阻 22 3。
10 发光二极管 23 3。11 三极管 23 第四章 电路的安装与调试 24 第五章 结束语 25 设计参考文献………………………………………………………………………………………………26 。
2.哪个哥们有8路数字抢答器的毕业论文啊
四川化工职业技术学院 毕业设计（论文） 设计题目： 八路数显抢答器 所属系部：机电技术系 指导老师：杨平 张家铭 专业： 应用电子技术 姓名： 庞 雷 摘要： 本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。
该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。
若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。 关键词： 八路， 抢答器， 设计，定时，计时，报警 Abstract: In this paper, the electric circuit and designing thought of an answering racer based on the common-used series of 74 IC with 8-wire is introduced, and its function is also described. The answering race's function includes timing, counting, and alarming, besides the basic function of an answering racer. The host sets the provided time for the answering race through the time-setting switch, after this the system will count down the time automatically. If anybody answer the question on time, the counting of time will stop; If nobody answer the question on time, the alarm will give out some sound, helping the host know the race in this turn is of no use, so the function of alarming is achieved. Keywords: 8-wire, answering racer, design, timing, counting, alarming 一、引言 工厂、学校和电视台等单位常举办各种智力竞赛， 抢答记分器是必要设备。
在我校举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。为解决这个问题，我们小组准备就本次大赛的机会制作一个低成本但又能满足学校需要的八路数显抢答器。
二、设计任务及系统功能简介 2.1基本功能： （1） 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 （2） 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
（3） 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在DPY_7-SEG七段数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 2.2扩展功能： （1） 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时。 （2） 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
（3）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 三、实现的原理与电路 3.1数字抢答器总体方框图与电路图 如图1所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置；开始"状态，宣布"开始"抢答器工作。定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 总体框图 图1 八路抢答器电路图 3.2单元电路设计： （1） 抢答器电路 设计电路如图2所示。
电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
工作过程：开关S置于"清除"端时，RS触发器的 R、S端均为0,4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）=0，使之处于工作状态。当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5）,74LS148的输出经RS锁存后，CTR=1,RBO（图中4端） =1，七段显示电路74LS48处于工作状态，4Q3Q2Q=101，经译码显示为“5”。
此外，CTR=1，使74LS148 优先编码工作标志端（图中5号端）=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR=1，使优先编码工作标志端（图中5号端）=1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。74LS148为8线-3线优先编码器，表1为其功能表。
表一 （2） 定时电路 3.3原理及设计： 该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。
两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
3.谁给我个抢答器的毕业论文（图文并茂）
开题报告+任务书+论文+翻译
摘 要
本次毕业设计的主要内容就是基于CPLD的数字抢答器的设计，它所要达到的要求就是能从软件和硬件两个方面来实现数字抢答器的基本功能，其意义就在于让一个初学者，学会从系统和全局的角度去考虑问题，并能协调整个设计，使之达到预想的要求。
设计的核心部分是：在MAX+PLUSⅡ的软件平台上，用VHDL语言来完成数字抢答器的各个模块的设计（模块包括：QDJB抢答鉴别模块、JFQ计分器模块、JSQ计时器模块和YMQ译码器模块，在第二章有详细介绍），并将它们合为一个整体的系统。
设计中所用到的知识主要是：对可编程逻辑器件应用的认识、对MAX+PLUSⅡ软件的熟练操作、对VHDL（超高速集成电路硬件描述语言）的掌握和应用、对基本数字电路的分析以及对基本硬件电路的连接和检测，这些知识都是进行电子设计的基本知识和能力，只有基础知识和能力扎实了，才能更好的进行更高层次的电子设计，所以这个设计也是对电子设计基本能力的实践。
关键词：数字抢答器 EDA CPLD VHDL
目 录
目 录 1
摘 要 3
Abstract 4
引 言 5
第一章 绪 论 6
1.1 数字电路的发展与应用 6
1.2 可编程逻辑器件的发展与分类 6
1.2.1 可编程逻辑器件的发展历程 6
1.2.2 可编程逻辑器件的分类 7
1.3 VHDL 的产生与发展 8
1.3.1 VHDL硬件描述语言的产生背景 8
1.3.2 VHDL硬件描述语言的特点与应用 8
1.4 MAX+PLASⅡ的介绍 9
1.4.1 MAX+PLASⅡ的从产生与发展 9
1.4.2 MAX+PLASⅡ的应用 9
1.4.3 MAX+PLASⅡ的特点 9
第二章 基于CPLD的数字抢答器的设计 12
2.1 系统设计要求 12
2.2 系统设计方案 12
2.3 系统的实现 13
2.3.1 抢答鉴别电路的设计与实现 13
2.3.2 计分器的设计与实现 14
2.3.3 计时器的设计与实现 16
2.3.4 译码器的设计与实现 17
2.3.5 数字抢答器的实现 18
第三章 时序仿真 21
3.1 抢答鉴别模块的仿真 21
3.2 计分器模块的仿真 21
3.3 计时器模块的仿真 22
3.4 译码器模块的仿真 23
第四章 总 结 24
致 谢 25
参考文献 26
附 录 27
附录1 抢答鉴别模块VHDL程序（QDJB.VHD） 27
附录2 计分器模块VHDL程序（JFQ.VHD） 28
附录3 计时器模块VHDL程序（JFQ.VHD） 32
附录4 译码器VHDL程序（YMQ.VHD） 34
/search.asp?m=2&s=0&word=%C7%C0%B4%F0%C6%F7&x=40&y=11
4.求八路数字抢答器论文
题目名称：八路抢答器 XXXXX学院 参赛人员： XXXXXXX摘 要 锁存器输入信号均为同一电平时，控制电路输出控制信号使锁存器打开，这时锁存器输入端的电平送往相应的输出端，当有一输入端电平发生跳变时，其对应输出端电平也随着变，此变化的输出电平送入控制电路，控制电路产生使锁存器锁存的控制信号，锁存器一旦进入锁存工作状态，无论哪个输入端电平发生变化，各输出端电平均保持不变，与其它输出端电平不同的那个输出端的电平经编码器编码后送入数码显示译码器，控制驱动器驱动七段数码管进行数码显示.关键词 八路锁存抢答 数码显示 目 录第一章 设计功能及基本原理 2 1.1 设计任务 21.2设计基本方案 2第二章 方案论证和比较 22.1 电源部分 22.2 控制及抢答 32.3 数码显示 3第三章 单元电路的设计 33.1 电源部分设计 33.2控制和抢答部分设计 33.3 数码显示的设计 4第四章 系统测试 54.1 电路调试方法 5附录 5附录1 电路图 5附录2 元件清单 6参考文献： 6第一章 设计功能及基本原理 1.1 设计任务 1.一种使用广泛、操作简单的八路抢答器。
2. 数码直观显示抢答路线。3. 可靠性高，稳定性好。
4. 操作方便，显示直观。1.2设计基本方案 根据设计要求，能够实现八路抢答且能数码直观显示抢答路线，以下是系统方框图。
图1.1 系统方框图第二章 方案论证和比较 根据题目要求，本系统所涉及的核心问题有以下几点：1. 电源部分；2. 控制及抢答；3. 数码显示；2.1 电源部分 为供给控制电路、数码显示电路的电源，本设计可采用以下两种方案。方案一：变压器变压器的特点：性能好、经久耐用、笨重、成本低、电路简单。
方案二：开关电源 开关电源特点：性能好、体积小、电路复杂、成本高。方案三：RC 电路RC的特点：体积小，成本低，性能差，安全性低。
根据要求结合实际，本设计选用方案一。2.2 控制及抢答 根据设计要求，能实现八路锁存抢答、数码显示抢答路线并报警提示。
控制开关置于复位使得编码器处于不许编码通过译码使得数码显示管无显示，此时抢答器处于准备抢答状态；当开关置于抢答时，抢答器处于等待状态，当有选手按下按键开关时，抢答器将接受并显示抢答结果，如果要进行再次抢答，需将开关置于“复位”译码器的四个RS均被置0，抢答器又进入了准备抢答状态。2.3 数码显示 根据设计要求能够直观显示抢答路线。
根据设计要求能够直观显示抢答路线，取优先编码器的输出、利用显示译码器（本电路采用74LS47驱动共阳极数码显示管）作译码显示、数码管显示。 三章 单元电路的设计 3.1 电源部分设计 根据设计要求及采用方案电源电路原理图如图3.1图3.1 电源电路3.2控制及抢答部分设计 根据设计要求，控制抢答部分采用八路优先编码器（74LS148）进行编码、基本RS触发器（74LS279）实现锁存、用与非门（74LS20）电路作报警提示检测（与非门的输出驱动报警提示电路），报警提示采用蜂鸣器。
图 3.2控制及抢答电路 3.3 数码显示部分 根据设计要求，要直观显示抢答路线电路如图3.3所示，图中采用74LS47作译码驱动采用共阳极数码管显示。 图3.3 数码显示电路 第四章 系统测试 4.1 电路调试方法 1.锁存器电路调试：在调试锁存电路时，我们可以在各触发器的Q端接各接上一个发光二极管，接上电源，主持人开关打开，任意按下一路抢答开关，看其对应的发光二极管是否亮，然后再按其它开关，这时其它的二极管应该不发亮才算正常. 2 显示电路调试：示电路主要是由一块74LS47芯片和一个七段LED数码显示器组成的.在调试时，可以在编码器的各输入端接上开关，当接上电源后，用各开关打开或断开来判断七段LED数码显示器是否显示正常. 附录 附录1 电路图 附录2 元件清单 序号 参数C1 1000u C2 104 D1 IN4007 D2 N4007 D3 IN4007 D4 IN4007 IC2 7809 IC2 74ls279 IC3 74LS47 IC4 74ls148 IC5 74LS20 IC6 共阳数码显示管 LED 指示灯 R1 9.1K 序号 参数R2 150/1/2W R3 9.1K R4 9.1K R5 510 R6 9.1K R7 9.1K R8 3.3k/1/2w R9 9.1K R10 9.1K R11 9.1K R12 510 S? S1-S8为触点开关 V1 蜂鸣器 VT1 9014 参考文献： [1]《模拟电子技术》周雪著，西安：西安电子科技大学出版社，2005年[2]《电路分析》余建群著，科学出版社，2004年10月[3]《家庭电子小制作》方大千著， 新时代出版社 2004年7月[4]《数字电子技术》孙津平著， 西安：西安电子科技大学出版社，2005年[5]《实用电子电路图集》刘修文著，中国电力出版社， 2006年3月[6]《电子线路设计指导》李银华著 ，北京航空航天大学出版社 2005年3月。
5.智能抢答器的论文怎么写
四川化工职业技术学院 毕业设计（论文） 设计题目： 八路数显抢答器 所属系部：机电技术系 指导老师：杨平 张家铭 专业： 应用电子技术 姓名： 庞 雷 摘要： 本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。
该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。
若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。 关键词： 八路， 抢答器， 设计，定时，计时，报警 Abstract: In this paper, the electric circuit and designing thought of an answering racer based on the common-used series of 74 IC with 8-wire is introduced, and its function is also described. The answering race's function includes timing, counting, and alarming, besides the basic function of an answering racer. The host sets the provided time for the answering race through the time-setting switch, after this the system will count down the time automatically. If anybody answer the question on time, the counting of time will stop; If nobody answer the question on time, the alarm will give out some sound, helping the host know the race in this turn is of no use, so the function of alarming is achieved. Keywords: 8-wire, answering racer, design, timing, counting, alarming 一、引言 工厂、学校和电视台等单位常举办各种智力竞赛， 抢答记分器是必要设备。
在我校举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。为解决这个问题，我们小组准备就本次大赛的机会制作一个低成本但又能满足学校需要的八路数显抢答器。
二、设计任务及系统功能简介 2.1基本功能： （1） 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 （2） 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
（3） 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在DPY_7-SEG七段数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 2.2扩展功能： （1） 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时。 （2） 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
（3）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 三、实现的原理与电路 3.1数字抢答器总体方框图与电路图 如图1所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置；开始"状态，宣布"开始"抢答器工作。定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 总体框图 图1 八路抢答器电路图 3.2单元电路设计： （1） 抢答器电路 设计电路如图2所示。
电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
工作过程：开关S置于"清除"端时，RS触发器的 R、S端均为0,4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）=0，使之处于工作状态。当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5）,74LS148的输出经RS锁存后，CTR=1,RBO（图中4端） =1，七段显示电路74LS48处于工作状态，4Q3Q2Q=101，经译码显示为“5”。
此外，CTR=1，使74LS148 优先编码工作标志端（图中5号端）=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR=1，使优先编码工作标志端（图中5号端）=1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。74LS148为8线-3线优先编码器，表1为其功能表。
表一 （2） 定时电路 3.3原理及设计： 该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。
两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
6.哪有抢答器相关毕业设计
·竞赛抢答器设计 （字数：7248，页数：16 88.00）·PLC控制的抢答器设计 （字数：7411，页数：35 118.00）·智能抢答器设计 （字数：8413，页数：22 60.00）·基于Multism/protel的数字抢答器 （字数：9531，页数：26 68.00）·组态控制抢答器系统设计 （字数：13109，页数：33 128.00）·智力竞赛抢答器 （字数：6823，页数：27 68.00）·知识竞赛抢答器PLC设计 （字数：22085，页数：49 108.00）·八路智能抢答器设计 （字数：8415，页数：22 60.00）·基于单片机的6路抢答器设计 （字数：10210，页数：29 108.00）·数码显示抢答器设计 （字数：11744，页数：27 90.00）·三菱PLC控制的四路抢答器 （字数：12575，页数：47 88.00）·智力竞赛抢答器PLC设计 （字数：10161，页数：25 68.00）·大型抢答器设计 （字数：5730，页数：21 79.00）·六路抢答器设计 （字数：7168，页数：17 68.00）·多路智力抢答器设计 （字数：11398.页数：33 108.00）·100路数字抢答器设计 （字数：7357，页数：27 108.00）·四路数字抢答器设计 （字数：5226，页数：14 50.00）·基于单片机的八路抢答器设计 （字数：6592，页数：23 98.00）·基于EDA技术的智力竞赛抢答器的设计 （字数：15131，页数：35 148.00）·基于FPGA的18路智力竞赛电子抢答器设计 （字数：14230，页数：46 168.00）。