众文网1.多功能计时器的论文
[资料介绍]
根据实验要求，该多功能数字计时器整个系统由五部分功能电路组成，为：脉冲发生电路，计时电路，校分电路，清零电路和报时电路。本设计报告对每部分电路的原理图，功能描述，工作原理及所用的器件都作了详细叙述。该系统可以完成的功能为：00秒到9分59秒的计时功能；能分别在9分53秒，9分55秒和9分57秒发三声低音，并且在9分59秒发一声高音；能完成快速校分功能；还有开机清零，并在任何时候按动清零开关使系统清零功能。
[目录]
一、设计电路功能总体要求
二、电路设计原理框图
三、逻辑原理图
四、各单元电路原理及逻辑分析与设计
五、电路安装与调试功能
六、对电路的改进意见
七、收获体会
八、设计参考资料
九、附录
[原文]
一、设计电路功能总体要求
1.设计一个脉冲发生电路
*为计时器提供秒脉冲
*为报时电路提供驱动蜂鸣器的脉冲信号
2.设计计时电路
*完成0分00秒——9分59秒的计时功能
3.设计报时电路
*使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音：即9分53秒、9分55秒、9分57秒发低音（频率1KH）,9分59秒发高音（频率2KH）
4.设计校分电路
*在任何时候，拨动校分开关，可进行快速校分
5.设计清零电路
*开机自动清零
*在任何时候，按动清零开关，可以进行计时器清零
6.系统级联调试
*将以上电路进行级联，完成计时器的所有功能
7.增加数字计时器功能
*如数字计时器定时功能、电路起停功能、电路采用采用态显示等
二、电路设计原理框图
三、逻辑原理图
四、各单元电路原理及逻辑分析与设计
1.秒脉冲发生电路
功能描述：
为整个系统提供脉冲信号。
工作原理：
。
[参考资料]
《数字电路》 蒋立平 编著 兵器工业出版社
这个是要钱的，/42-2/2610.htm。
9.数字钟的论文
摘要（数字钟）实际上是一个对标准频率（1HZ）进行计数的计数电路。
（数字钟论文）我们使用石英晶体振荡器电路构成数字钟。以10进制计数器74HC390来实现时间计数单元的计数功能。
采用CD4511作为显示译码电路。选择LED数码管作为显示单元电路。
（数字钟论文）由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。用COMS与或非门实现的时或分校时电路。
该电路还有在整点前10秒钟内开始整点报时的功能。报时电路可选74HC30来构成。
时间以12小时为一个周期。（数字钟论文） 关键词数字钟；石英晶体振荡器；计数；校时电路 摘要 ……………………………………………………………………2关键字 …………………………………………………………………2一、设计目的……………………………………………………………3二、设计要求……………………………………………………………3三、原理框图……………………………………………………………3四、元器件………………………………………………………………7五、各功能块电路图…………………………………………………10六、总接线元件布局简图……………………………………………14七、设计体会…………………………………………………………15八、参考文献…………………………………………………………15 数字钟 一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。
因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。
通过设计加深对刚刚学习了的数字电子技术的认识。我们此次设计数字钟是为了了解数字钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。
（数字钟论文）二、设计要求（1）设计指标 ① 时间以12小时为一个周期。② 显示时、分、秒。
③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。
⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求① 画出电路原理图。
② 元器件及参数选择。③ 电路仿真与调试。
（3）编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图 （数字钟论文）1.数字钟的构成数字钟实际上是由一个对标准频率（1HZ）进行计数的计数电路为主要部分构成的。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路来构成数字钟的标准时间基准信号。
数字钟的组成框图如下图所示。 2.晶体振荡器电路（数字钟论文）晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，它可以保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。
如图（b）所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
（数字钟论文）CMOS 晶体振荡器的图形如下 3.时间记数电路（数字钟论文）一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中我们选择的是74HC390。
其内部逻辑框图如右上图。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。
秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器，我们需要对它进行进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的。
10.谁有数字时钟的毕业论文设计
摘 要
本次的硬件综合设计是对我们所学知识的综合运用，独立完成具有一定实用价值的小型系统——数字时钟。
数字时钟是一种用数字技术实现是、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，具有更长的使用寿命，能被更好的广泛运用。数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字时钟系统的主要功能：
(1)通过液晶显示器显示时分秒，具有时分校准、整点报时和加点自检功能；
(2)整点报时通过光和声音两种情况报警；
(3)时钟信号有主用时钟电路提供；
(4)时钟校准由键盘完成；
(5)系统在丢电的情况下不影响时钟的运行。
系统运用到的硬件资源：单片机核心系统（AT89S52）、实时时钟（DS1307）、TD0273D01七段LCD(HT1621B驱动)、NTC测量电路（NE555）、USB通信和供电电路（ CH372）、LED指示灯、键盘、蜂鸣器等。
首先，我们通过基本的焊接技能训练，掌握LCD Exam实验板的硬件原理，进行PCB线路板的设计，将运用到的硬件进行组装和焊接，通过硬件调试。
接着，根据所设计数字时钟的功能要求进行软件的总体结构设计、软件的具体实现并仿真调试。
最后，进行程序固化、系统的调试和维护，最终完成整个系统的设计，提交课程设计报告。
此系统的设计是我们了解采用控制产品开发的全部过程，掌握专用计算机系统的软硬件设计过程、方法及实现，为以后设计和工作打下良好基础。
关键词：数字时钟 DS1307 单片机
目 录
摘要
一、总体结构
二、硬件设计原理
1、时钟模块
2.核心模块
3.显示及驱动模块
4.其他电路
(1)蜂鸣器
(2)POWER LED指示灯
(3)键盘（4键）
(4)电阻
(5)电容
三、软件总体结构
四、软件具体实现
1.系统初始化
2.报警部分
3.显示程序
4.CPU读流程
5.HT1621的一个字节的写过程
6.DS1307的一个字节写的过程
7.DS1307的一个字节读的过程
五、调试和故障排除
1.焊接测试
2.程序调试
六、结束语
七、参考文献
八、附录
转载请注明出处众文网 » 计时管理系统毕业论文(多功能计时器的论文)