众文网1.求一篇六路抢答器毕业论文
随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低，减少兴致。做为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展，因此设计了本抢答器。
本设计是以六路抢答为基本理念。考虑到依需设定限时回答的功能，利用AT89C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间。用开关做键盘输出，扬声器发生提示。同时系统能够实现：在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为无效；抢答限定时间和回答问题的时间可在1-99s设定；可以显示是哪位选手有效抢答和无效抢答，正确按键后有音乐提示；抢答时间和回答问题时间倒记时显示，满时后系统计时自动复位及主控强制复位；按键锁定，在有效状态下，按键无效非法。
关键词： AT89C51; LED数码管； 抢答器； 计时； 报警 目 录 摘 要 Ⅰ ABSTRACT Ⅱ 1 绪 论 1 1.1 课题研究的相关背景 1 1.2 选题的目的和意义 1 1.3 课题研究的内容 2 1.4 国内外研究现状 3 1.5 抢答器目前存在的主要问题 3 2 抢答器的系统概述 4 2.1 系统的主要功能 4 2.2 系统需求分析 5 2.3 抢答器的工作流程 5 2.4 抢答器的工作过程 7 2.5 器件选型方案及详细清单 7 2.6 AT89C51特殊功能寄存器 7 2.7 AT89C51的功能及简介 8 2.7.1 89系列单片机的概况 8 2.7.2 AT89C51单片机的内部结构图 10 2.7.3 各类型单片机的比较分析 11 2.7.4 AT89C51单片机 12 2.8 抢答器的优点及组成 13 2.9 本章小结 13 3 系统总体方案的设计 15 3.1 硬件电路的设计 15 3.2 总体原理图 16 3.3 时钟频率电路的设计 17 3.4 复位电路的设计 17 3.5 显示电路的设计 18 3.5.1 显示模块在系统软件中的安排 18 3.6 键盘扫描电路的设计 21 3.6.1 键盘抖动的软件处理 22 3.7 发声 22 3.8 系统复位 22 3.9 本章小结 25 4 软件设计 26 4.1 主程序系统结构图 26 4.2 软件任务分析 26 4.3 程序流程图 27 4.4 主要程序分析 27 4.5 本章小结 37 5 PROTEUS仿真 38 5.1系统仿真图 38 5.2本章小结 40 6 总结与展望 41 6.1 总结 41 6.2 展望 41 致谢 43 参考文献 44 附录一 45 附录二 54 看看这份可以不可以？需要的话加用户名的QQ，首先说明，提供有偿服务，
回答者： QQ237513901
2.谁给我个抢答器的毕业论文（图文并茂）
开题报告+任务书+论文+翻译
摘 要
本次毕业设计的主要内容就是基于CPLD的数字抢答器的设计，它所要达到的要求就是能从软件和硬件两个方面来实现数字抢答器的基本功能，其意义就在于让一个初学者，学会从系统和全局的角度去考虑问题，并能协调整个设计，使之达到预想的要求。
设计的核心部分是：在MAX+PLUSⅡ的软件平台上，用VHDL语言来完成数字抢答器的各个模块的设计（模块包括：QDJB抢答鉴别模块、JFQ计分器模块、JSQ计时器模块和YMQ译码器模块，在第二章有详细介绍），并将它们合为一个整体的系统。
设计中所用到的知识主要是：对可编程逻辑器件应用的认识、对MAX+PLUSⅡ软件的熟练操作、对VHDL（超高速集成电路硬件描述语言）的掌握和应用、对基本数字电路的分析以及对基本硬件电路的连接和检测，这些知识都是进行电子设计的基本知识和能力，只有基础知识和能力扎实了，才能更好的进行更高层次的电子设计，所以这个设计也是对电子设计基本能力的实践。
关键词：数字抢答器 EDA CPLD VHDL
目 录
目 录 1
摘 要 3
Abstract 4
引 言 5
第一章 绪 论 6
1.1 数字电路的发展与应用 6
1.2 可编程逻辑器件的发展与分类 6
1.2.1 可编程逻辑器件的发展历程 6
1.2.2 可编程逻辑器件的分类 7
1.3 VHDL 的产生与发展 8
1.3.1 VHDL硬件描述语言的产生背景 8
1.3.2 VHDL硬件描述语言的特点与应用 8
1.4 MAX+PLASⅡ的介绍 9
1.4.1 MAX+PLASⅡ的从产生与发展 9
1.4.2 MAX+PLASⅡ的应用 9
1.4.3 MAX+PLASⅡ的特点 9
第二章 基于CPLD的数字抢答器的设计 12
2.1 系统设计要求 12
2.2 系统设计方案 12
2.3 系统的实现 13
2.3.1 抢答鉴别电路的设计与实现 13
2.3.2 计分器的设计与实现 14
2.3.3 计时器的设计与实现 16
2.3.4 译码器的设计与实现 17
2.3.5 数字抢答器的实现 18
第三章 时序仿真 21
3.1 抢答鉴别模块的仿真 21
3.2 计分器模块的仿真 21
3.3 计时器模块的仿真 22
3.4 译码器模块的仿真 23
第四章 总 结 24
致 谢 25
参考文献 26
附 录 27
附录1 抢答鉴别模块VHDL程序（QDJB.VHD） 27
附录2 计分器模块VHDL程序（JFQ.VHD） 28
附录3 计时器模块VHDL程序（JFQ.VHD） 32
附录4 译码器VHDL程序（YMQ.VHD） 34
/42-5/5268.htm
4.跪求"四路抢答器"的毕业论文.100分.
原文在 更多详细内容 请登录 刨文网 ”，这里的文章全部是往届高校毕业生发布的原创毕业论文，内容详细，符合自身的专业水平。
8.51单片机四路抢答器毕业论文 只要四路
第一章 绪论设计的四路数字抢答器，每路设计一抢答按钮供选手使 用，并设置一个系统清除和抢答控制总开关 S，该开关由主持 人控制。
抢答器具有限时抢答功能，每一轮的限时抢答时间设定为 30 秒。主持人启动"开始"键后，在设定的时间内，参赛选手 进行抢答有效，否则无效。
抢答器具有锁存与显示功能。选手抢答成功则显示相应 的编号，此时其他选手无法抢答。
优先抢答选手的编号一直 保持到主持人将系统清除为止。用计时器数码管显示当前剩 余的答题时间， 当答题剩余时间为 5 秒时，小灯闪烁提示；当答题时间结束 时，蜂鸣器发出响声，提示答题者答题时间到。
本课题我们主要采用单片机电路来实现的，主要设计思 路是：在主持人下达命令之后，若选手在 30s 内没有闭合开 关，就进入下一环节；若有选手闭合开关，主机就能够准确 判断出第一抢答信号并将其锁存，同时将其余输入信号封锁， 使其它抢答无效，此时主持人根据屏幕上显示的号码判断是 哪位选手可以做答，此时最先闭合开关的选手开始进入答题 倒计时，若在 60s 内答题则视为有效；否则无效。 程序流程图如图 1-1.1-2 所示： 选手发送图： 开始 初始化：P0.P2 口清零 定时器 T1 方式选择；串行口发送方式选 择；启动定时器 1 并装入初值 判断抢答是否成功 向主机发送选手号 显示答题倒计时 图 1-1 主持人接受图：开始 初始化： P0.P1.P2.口清零， 串行口接受方式选择，T1 接收方 式选择，启动计数器 T1，并装入初值，开总中断和串行口 中断 总开关是否按下 允许接收，并显示抢答时间倒计时 是否接受到抢答信号 显示优先按下键的选手号码， 并屏蔽其他选手 号码 图 1-2 系统方案论证 第二章 系统方案论证方案一：如图 2-1，采用一个单片机，一个计时器，一个 数码管，选手通过按下开关作为输入信号，完成抢答输入信 号的触发。
主持人根据选手的输入信号准确判断出最先按下 开关的选手，并屏蔽其他抢答信号，让优先按键的选手开始 作答，同时计时器开始计时倒计时。电路主要运用了定时器 和计数器，该电路的优点是电路图比较简单，缺点是抗干扰 能力差，缺乏实际利用价值。
图 2-1 方案二：采用五个单片机，五个计时器，一个数码管， 电路主要运用串行口中断和定时器计数器的工作原理。接通 电源后， 主持人将开关拨到"清零"状态， 抢答器处于禁止状态， 编号显示器灭灯，主持人将开关置开始"状态，宣布"开始"抢 答器工作，开始抢答时间倒计时，如果在抢答时间倒计时内 无人抢答，则直接进入下一环节，若有人在这时间内优先抢 答，则其开始作答，与此同时抢答倒计时，改换成作答倒计 时，当倒计时到 5s 时，信号灯闪烁提醒作答选手，当计时结 束时，蜂鸣器发出报警声响提示选手。
选手抢答实行优先锁 存，优先抢答，选手的编号一直保持到裁判将系统清零为止。 该电路的缺点是电路复杂，优点是便于每位选手观看倒计时， 实用性较好，在实际生活中应用较多。
通过以上两个方案的比较，我们不难发现第二个电路增 加了一些控制电路，控制起来比较容易一些，效果和实用性 比第一个好，故本实验采用第二个原理图。 系统图各位选手通过按键发送请求信号告知主持人，主持人通 过数码管上号码告诉哪位选手可以答题，如图 2-2 1号 4号 主 持 人 2号 3号 图 2-2 第三章 理论分析本课题的电路采用单片机 AT89C51 作为控制芯片， 分别是 主持人和每位参赛选手都有自己的控制器。
每位选手的控制 芯片 P0 和 P2 口上都接一个共阴极的数码管作为答题倒计时 的显示。P1^4 口接一按键，按键的另一端接地，供选手抢答 使用。
P1^6 接音频放大电路， 并在其输出端接一个喇叭，作 为答题剩余时间提醒。当选手按下按键抢答成功时，它就会 通过控制芯片上的串行口发送自己的选手号，同时也启动了 答题倒计时，当答题时间只剩下 5 秒时，喇叭就会发出“叮 咚”提醒选手抓紧时间答题。
主持人的控制芯片的 P0 . P1 和 P2 口都接一共阴极的数码 管，其中 P1 口的数码管用来显示抢答成功选手的号码。P1 和 P2 口的数码管开始时用来显示允许抢答的时间限制，当有 选手抢答成功时，就转为显示抢答时间倒计时。
P3^7 接开关 和指示灯，当开关按下指示灯亮时才允许选手们进行抢答。当 有一号选手抢答成功，则通过软件关闭串行口中断屏蔽其他 的选手。
选手向主持人发送自己的选手号码是采用串行口单工通 讯的原理。 每个控制芯片内部都有一个功能强大的全双工的 异步通信串行口， 其内部有两个物理上独立的接收. 发送缓冲 期 SBUF，可同时发送. 接收数据。
每次串行口的使用，串行 口需初始化后， 才能完成数据的输入、输出。其初始化过程如 下： （1） 按选定串行口的操作模式设定 SCON 的 SM0、SM1 两 位二进制编码。
（2） 对于操作模式 2 或 3， 应根据需要在 TB8 中写入待发送的第 9 位数据。（3） 若选定的操作模式不 是模式 0， 还需设定接收/发送的波特率。
设定 SMOD 的状态， 以控制波特率是否加倍。 若选定操作模式 1 或 3， 则应对定 时器 T1 进行初始化以设定其溢出率。
这些初始化须通过软件 编程来实现。 本设计采用的是模式 2--9 位数据异步通讯方式。
9.求电子抢答器论文一篇
数字抢答器设计论文 一、摘 要：数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
经过布线、焊接、调试等工作后数字抢答器成形。 关键字： 抢答电路 定时电路 报警电路 时序控制 三、方案论证与比较：与普通抢答器相比，本作品有以下几方面优势： 1、具有清零装置和抢答控制，可由主持人操纵避免有人在主持人说“开始”前提前抢答违反规则。
2、具有定时功能，在30秒内无人抢答表示所有参赛选手获参赛队对本题弃权。 3、30秒时仍无人抢答其报警电路工作表示抢答时间耗尽并禁止抢答。
四、总体设计思路： （一）设计任务与要求： 1.抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3.抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 4.抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。 5.参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
6.如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 （二）设计原理与参考电路 1.数字抢答器总体方框图 如图11、1所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布"开始"抢答器工作。定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 五、多功能硬件与软件设计及其理论分析与计算： 各单元部分电路设计如下： （1） 抢答器电路 参考电路如图2所示。
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于"清除"端时，RS触发器的 端均为0,4个触发器输出置0，使74LS148的=0，使之处于工作状态。
当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5）,74LS148的输出经RS锁存后，1Q=1, =1,74LS48处于工作状态，4Q3Q2Q=101，经译码显示为"5"。此外，1Q=1，使74LS148 =1，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，74LS148的 此时由于仍为1Q=1，使=1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。
74LS148为8线-3线优先编码器，表1为其功能表。 表1 74LS148的功能真值表 由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图3所示。表2为74192的真值表。
（3）报警电路 由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器，振荡频率fo=1.43/[(RI+2R2)C]，其输出信号经三极管推动扬声器。
PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。 4）时序控制电路 时序控制电路是抢答器设计的关键，它要完成以下三项功能： ①主持人将控制开关拨到"开始"位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。
②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。 ③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。
根据上面的功能要求以及图 2，设计的时序控制电路如图 5所示。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。
图11、4的工作原理是：主持人控制开关从"清除"位置拨到"开始"位置时，来自于图11、2中的74LS279的输出 1Q=0，经G3反相， A=1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则"定时到信号"为 1，门G2的输出 =0，使 74LS148处于正常工作状态，从而实现功能①的要求。
当选手在定时时间内按动抢答键时，1Q=1，经 G3反相， A=0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出 =1,74LS148处于禁止工作状态，从而实现功能。
转载请注明出处众文网 » 抢答器毕业论文设计(求一篇六路抢答器毕业论文)