众文网1.数字示波器论文
基于FPGA的数字示波器设计研究 摘 要：该数字示波器以MSP430单片机和FPGA为控制核心，基于等效采样原理，实现对10Hz—10MHz的周期信 号进行采样显示，实时采样速率≤1MSa/s，等效采样速率≥200MSa/s。
同时可对波形进行实时存储和连续显示。信号波 形显示清晰，操作简单，界面友好。
关键词：数字示波器；FPGA；等效采样 0 前言 数字示波器体积小、精度高且功能强大，正在逐步取代 模拟示波器。但目前我国使用的高性能数字示波器普遍价 格昂贵，所以研究数字示波器具有重要意义。
本文提出了 一种数字示波器的设计方案。 1 组成结构和工作原理 系统的总体结构如图1所示，输入信号经阻抗变换电 路后进行程控放大，再经取样与保持电路后进入ADS830 进行采样。
另外，系统根据测频模块输出调整可控分频模 块，输出采样率为CLK的时钟给A/D进行实时采样；采样 的数据送入FPGA内的双口RAM存储。波形显示模块实 现波形输出。
所有功能都由键盘输入设置，并在液晶显示 屏上显示工作状态。 1.1 采样方式 实时采样是在信号的存在周期进行采样。
由采样定 理，采样速率必须高于信号最高频率的2倍。对周期正弦 信号，一个周期内至少应该有两个采样点。
等效时间采样 指对每个周期仅采样一个点，每一次采样比上一次样点的 位置延迟△t时间，经过若干个周期后就可对信号各个部分 采样一遍。所以我们在50KHz以下采用实时采样的方法； 50KHz以上采用等效采样的方法。
1.2 频率测量 采用等精度测量法，即在预定的闸门时间T0内，分别 用计数器1和计数器2同时对被测信号fx和基准信号f0 进行计数，设所得值为Nx和N0，则被测信号的频率为：fx =(Nx/N0)*f0。 只要N0和f0足够大，系统可以满足很高的精度要求。
这一部分也是利用FPGA来实现。 1.3 扫描速度 对等效采样方式需引出一个新的参数来表征它在水平 方向展宽高速信号过程的能力，这就是等效扫速。
等效扫 速定义为被测信号经历时间与水平方向展宽的距离比。虽 然在屏幕上显示n个亮点需要n(mT+t)的时间，但它等效 于被测信号经过了nt的时间。
设N表示水平显示的点数， 则等效扫描速度： 2 硬件电路 2.1 程控放大电路 采用模拟开关CD4501，运放OPA842，配合精密电位器 实现多挡垂直分辨率。在FPGA中有通道选择寄存器模 块，通过单片机写入通道号控制模拟开关选通不同的反馈 电阻，从而实现不同的放大倍数，将信号调理在满足 ADS830的0—2V范围内。
具体的电路如图2所示： 2.2 测频整形电路 边沿触发信号产生电路的核心是比较电路。比较器采 用LM311，该芯片可以处理1M左右的输入信号。
如图3 所示，施密特触发器为了将比较器出来的方波整形得更加完美（减少毛刺）。 3 FPGA内部主要模块设计 3.1 等效采样控制模块 等效采样控制电路由FPGA完成，如图5所示。
该电 路工作时钟为200MHz，以保证得到最小5ns的延时？ t（等 效采样速率为200MSa/s时t为5ns）。输入信号经比较整 形后产生触发信号，第一个上升沿时开始进行第一次采样， 第二个上升沿延时delta_t后采第二个点，以此类推。
采样 时钟由AD_CLK提供，采得数据Dout存入双口RAM中， RAM_ADDRESS为地址累加信号。存满200个点后发出 中断信号INT，通知单片机进行下一步处理。
5 测试结果 5.1 垂直灵敏度测试 通过键盘设置垂直灵敏度档位，并由信号源输入一定 幅值的周期信号，观察普通示波器上能否显示正确波形，并 记下电压测量值，计算出误差。测试数据见表1： 以上电压测试结果对10Hz—10MHz信号均有效，测量 误差都小于5%。
信号源的显示电压是在50W负载上的电 压，而示波器输入阻抗为1MW，故测量电压为信号源显示 电压的2倍。 5.2 水平扫描速度的测试 通过键盘设置水平扫描速度，其他操作同上。
测试数 据见表2: 6 结语 本系统的突出特点是采用单片机MSP430和FPGA作 为核心控制器，软硬件有机结合实现数字滤波器的设计。 结果表明系统总体功能完善，稳定性高，使用方便。
参考文献 [1]张国雄，金篆芷.测控电路[M].北京：机械工业出版社，2000. [2]黄根春，陈小桥，张望先.电子设计教程[M].北京：电子工业出版 社，2007,(8). [3]李华.MCS-51系列单片机实用接口技术[M].北京：北京航空 航天大学出版社，1993,(8).。
2.求一“简易LCD示波器的课程设计”
课程设计报告课程名称综合电子设计题目简易数字示波器指导教师起止日期系别自动化专业自动控制学生姓名班级/学号成绩摘要本系统由CPLD，单片机控制模块，键盘，LED，幅度控制模块，低通滤波模块组成，采用当前主流DDS 技术完成，能产生从1HZ-260KHZ 正弦波，方波，三角波以及这三种同频率波的线性组合，失真度限制在6%之内。
一、功能介绍1. 具有产生正弦波、方波、三角波三种周期性波形的性能。2. 用键盘输入编辑生成上述三种波形（同周期）的线性组合波形。
3. 输出波形频率范围为1Hz~200kHz（非正弦波频率按10 次谐波计算；重复频率可调，频率步进间隔1Hz。）4. 输出波形幅度范围0~5V（峰-峰值），可按步进为0.1V（峰-峰值）。
5. 具有显示输出波形种类、重复频率（周期）和幅度的功能。6. 增加稳幅输出功能，当负载变化时，输出电压幅度变化不大于±3%（负载变化范围：100Ω~∞）。
二、方案论证与比较常见信号源的制作方法有：方案一：采用锁相式频率合成。将一个高稳定度和高精确度的标准频率经过加减乘除的运算产生同样稳定度的大量离散频率技术，它在一定程度上既要频率稳定精确，又要频率在很大范围内可变的矛盾。
但频率受VCO 可变频率范围的影响，高低频率比不可能做的很高，而且只能产生方波和正弦波。方案二：采用模拟奋力元件或单片压控函数发生器MAX0832，可产生正弦波，方波，三角波，通过调整外部元件可改变输出频率，但采用模拟器件由于元件分散性太大，即使使用单片函数发生器，参数也与外部元件有关，外接的电阻电容对参数影响很大，不能实现波形运算输出等智能化的功能。
方案三：采用DDFS，即直接数字频率合成技术，以Nyquist 时域采样原理为基础，在时域中进行频率合成，它可以快速转换频率，频率，相位，幅度都可以实现程控，便于单片机控制，所以，本系统采用此方案。三、系统设计系统总体设计方框图：系统设计方案：1、实现A/D芯片的模数转换功能，通过keil的watch窗口观察ADC0读取的数据的变化。
2、设置合适的采样频率和采样时间，对输入信号进行连续采样，对规定时间内的采样结果进行存储。3、对已有数据进行D/A转换，实现数字量到模拟量的变化，并在示波器上显示结果。
4、添加单次按键触发等功能，实现在满足触发条件后，对一个采样周期内的输入进行存储和连续显示。5、增加1通道输入，实现双踪示波。
6、综合上述情况实现完整的数字双踪示波器。四、单元电路设计及其初始化1.。
3.求波形发生器设计的毕业论文
基于EPP工作模式下的任意波形发生器的设计 摘要：本文介绍一种基于微机打印口EPP工作模式下的任意波形发生器。
它采用复杂可编程逻辑件、高速D/A转换和可编程平滑滤波等技术设计完成，具有软件设置信号频率、波形和输出电平的功能，操作简单，使用方便，有较强的实用价值。 关键词：任意波形发生器；EPP工作模式；平滑滤波器1 引言 任意波形发生器（Arbitrary Waveform Generator,AWG）是随着众多领域对于复杂的、可由用户定义的测试波形的需要而形成和发展起来的，它的主要特点是可以产生任何一种特殊波形，输出信号的频率、电平以及平滑低通滤波的截至频率也可以作到程序设置，因此在机械性能分析、雷达和导航、自动测试系统等方面得到广泛的应用。
而对AWG的控制、数据传输、输出信号的频率和电平设置都可以通过微机打印口在EPP（增强并行接口）工作模式下设计完成。这样不仅具有设计简单，占用微机资源较少的优点，而且操作简单，使用方便，易于硬件升级。
2 总体框图及设计原理 所设计的AWG可以产生多种任意波形模拟信号，包括正弦波、方波、三角波、梯形波、抛物线波、SINC波和伪随机信号等。信号的产生采用直接数字合成的设计思想，所不同的是DDS产生的信号是固化在 ROM中的正弦波，通过波形查询表和数模转换器产生不同频率的正弦波，而AWG中存储波形的存储器是可以随机写入的，这样才可以真正产生任意波形。
此外，AWG的工作方式可以分为连续方式和突发方式。连续工作方式是指存储在存储器中的数据在时钟的作用下连续不断的送给数模转换器，以获得周期的模拟信号；突发工作方式则是在特定的触发条件下，信号只输出一次。
触发条件包括软件内部触发和外部触发，外部触发又包括外部触发信号的上升沿、下降沿、正电平和负电平触发等。AWG的总体设计框图如图1所示。
AWG的设计可以分为两部分：EPP接口电路和波形产生电路。EPP接口电路是软件控制程序和波形产生电路的数据传输通道。
它采用ALTERA公司的复杂可编程逻辑器件EPM7128设计完成，负责并口和波形存储器之间的缓冲隔离、总线收发控制和地址产生。波形产生电路主要任务是在EPP接口电路控制下产生任意波形信号。
来自并口的波形数据通过EPP写操作顺序写入波形存储器。波形数据存储完后，由软件决定采用何种触发条件和工作方式，进而产生相应的控制信号。
时钟产生电路产生频率可控的时钟信号，作为波形存储器、地址发生器以及数模转换器的时钟。在控制信号的控制下，地址发生器产生地址，读出和地址相对应的波形点数据送高速数模转换器产生模拟信号，最后对该模拟信号进行平滑滤波后输出符合用户需要的波形。
3 主要硬件电路设计 3.1 EPP接口电路 计算机并行口的工作方式可设置为SPP、EPP和 ECP三种工作方式。EPP是一种与 SPP兼容且能完成双向数据传输的外围接口模式。
EPP最高传输速率可以达到2MBPS，并可双向工作，接近于PC机ISA总线的数据传输率。它提供四种数据传输周期：数据写周期、数据读周期、地址写周期及地址读周期，数据读写和地址读写在微机中所占用的地址不同。
数据读写产生 DATASTB信号，地址读写产生 ADDRSTB信号。例如，数据写的工作过程为（1）WRITE信号保持低电平，若WAIT信号为低，数据选通信号DATASTB有效（低电平）。
（2）等待WAIT信号变高，变高后数据线上数据生效。（3）DATASTB信号由低变高。
（4）等待 WAIT信号由高变低，WAIT的上升沿释放数据线，结束读周期。本文阐述的EPP任意波形发生器要用到数据写和地址写两个操作周期，其时序如图2所示。
EPP接口电路的设计由复杂可编程逻辑器件（CPLD）设计完成，负责AWG的逻辑控制和数据分配。由图1可以看出所设计的AWG可以输出两路模拟信号，因此来自并口的波形数据应当分别写入两个波形存储器中，完成数据分配。
具体实现上是在CPLD为两个波形存储器分配不同的地址，首先由地址写操作决定后续的数据写入哪个地址端口，随后顺序将波形数据写入指定的波形存储器。此外，整个电路的控制命令、输出波形电平设置以及平滑滤波器的截至频率设置也是由软件通过并口完成的，因此在CPLD中也应为其分配地址端口。
CPLD内部数据分配电路设计如图3所示。 并口数据端口的数据究竟是控制命令还是某个波形存储器的数据由其地址决定。
图3描述了地址产生的方法，从而完成了数据分配，具体工作过程如下：首先，地址选通信号（ADDRSTB）和数据选通信号（DATASTB）与写信号（WRN）相或，产生写地址选通信号（ADDRSTB_WRN）和写数据选通信号（DATASTB_WRN），从而区分读地址周期和读数据周期的操作；然后，发出地址写操作，决定后续数据发往哪个地址；最后是数据写操作。从图3可以看出控制命令端口地址为0，而波形存储器A和波形存储器B的端口地址分别是1和2，波形电平设置端口地址为3和4，而平滑滤波器设置端口为5和6。
3.2 高速D/A转换电路 高速D/A转换电路不仅负责将波形存储器中的数据转换为模拟信号，还负责输出信号的电平设置，。
转载请注明出处众文网 » 基于STM32的简易示波器毕业论文(数字示波器论文)