众文网1.求波形发生器设计的毕业论文
基于EPP工作模式下的任意波形发生器的设计 摘要：本文介绍一种基于微机打印口EPP工作模式下的任意波形发生器。
它采用复杂可编程逻辑件、高速D/A转换和可编程平滑滤波等技术设计完成，具有软件设置信号频率、波形和输出电平的功能，操作简单，使用方便，有较强的实用价值。 关键词：任意波形发生器；EPP工作模式；平滑滤波器1 引言 任意波形发生器（Arbitrary Waveform Generator,AWG）是随着众多领域对于复杂的、可由用户定义的测试波形的需要而形成和发展起来的，它的主要特点是可以产生任何一种特殊波形，输出信号的频率、电平以及平滑低通滤波的截至频率也可以作到程序设置，因此在机械性能分析、雷达和导航、自动测试系统等方面得到广泛的应用。
而对AWG的控制、数据传输、输出信号的频率和电平设置都可以通过微机打印口在EPP（增强并行接口）工作模式下设计完成。这样不仅具有设计简单，占用微机资源较少的优点，而且操作简单，使用方便，易于硬件升级。
2 总体框图及设计原理 所设计的AWG可以产生多种任意波形模拟信号，包括正弦波、方波、三角波、梯形波、抛物线波、SINC波和伪随机信号等。信号的产生采用直接数字合成的设计思想，所不同的是DDS产生的信号是固化在 ROM中的正弦波，通过波形查询表和数模转换器产生不同频率的正弦波，而AWG中存储波形的存储器是可以随机写入的，这样才可以真正产生任意波形。
此外，AWG的工作方式可以分为连续方式和突发方式。连续工作方式是指存储在存储器中的数据在时钟的作用下连续不断的送给数模转换器，以获得周期的模拟信号；突发工作方式则是在特定的触发条件下，信号只输出一次。
触发条件包括软件内部触发和外部触发，外部触发又包括外部触发信号的上升沿、下降沿、正电平和负电平触发等。AWG的总体设计框图如图1所示。
AWG的设计可以分为两部分：EPP接口电路和波形产生电路。EPP接口电路是软件控制程序和波形产生电路的数据传输通道。
它采用ALTERA公司的复杂可编程逻辑器件EPM7128设计完成，负责并口和波形存储器之间的缓冲隔离、总线收发控制和地址产生。波形产生电路主要任务是在EPP接口电路控制下产生任意波形信号。
来自并口的波形数据通过EPP写操作顺序写入波形存储器。波形数据存储完后，由软件决定采用何种触发条件和工作方式，进而产生相应的控制信号。
时钟产生电路产生频率可控的时钟信号，作为波形存储器、地址发生器以及数模转换器的时钟。在控制信号的控制下，地址发生器产生地址，读出和地址相对应的波形点数据送高速数模转换器产生模拟信号，最后对该模拟信号进行平滑滤波后输出符合用户需要的波形。
3 主要硬件电路设计 3.1 EPP接口电路 计算机并行口的工作方式可设置为SPP、EPP和 ECP三种工作方式。EPP是一种与 SPP兼容且能完成双向数据传输的外围接口模式。
EPP最高传输速率可以达到2MBPS，并可双向工作，接近于PC机ISA总线的数据传输率。它提供四种数据传输周期：数据写周期、数据读周期、地址写周期及地址读周期，数据读写和地址读写在微机中所占用的地址不同。
数据读写产生 DATASTB信号，地址读写产生 ADDRSTB信号。例如，数据写的工作过程为（1）WRITE信号保持低电平，若WAIT信号为低，数据选通信号DATASTB有效（低电平）。
（2）等待WAIT信号变高，变高后数据线上数据生效。（3）DATASTB信号由低变高。
（4）等待 WAIT信号由高变低，WAIT的上升沿释放数据线，结束读周期。本文阐述的EPP任意波形发生器要用到数据写和地址写两个操作周期，其时序如图2所示。
EPP接口电路的设计由复杂可编程逻辑器件（CPLD）设计完成，负责AWG的逻辑控制和数据分配。由图1可以看出所设计的AWG可以输出两路模拟信号，因此来自并口的波形数据应当分别写入两个波形存储器中，完成数据分配。
具体实现上是在CPLD为两个波形存储器分配不同的地址，首先由地址写操作决定后续的数据写入哪个地址端口，随后顺序将波形数据写入指定的波形存储器。此外，整个电路的控制命令、输出波形电平设置以及平滑滤波器的截至频率设置也是由软件通过并口完成的，因此在CPLD中也应为其分配地址端口。
CPLD内部数据分配电路设计如图3所示。 并口数据端口的数据究竟是控制命令还是某个波形存储器的数据由其地址决定。
图3描述了地址产生的方法，从而完成了数据分配，具体工作过程如下：首先，地址选通信号（ADDRSTB）和数据选通信号（DATASTB）与写信号（WRN）相或，产生写地址选通信号（ADDRSTB_WRN）和写数据选通信号（DATASTB_WRN），从而区分读地址周期和读数据周期的操作；然后，发出地址写操作，决定后续数据发往哪个地址；最后是数据写操作。从图3可以看出控制命令端口地址为0，而波形存储器A和波形存储器B的端口地址分别是1和2，波形电平设置端口地址为3和4，而平滑滤波器设置端口为5和6。
3.2 高速D/A转换电路 高速D/A转换电路不仅负责将波形存储器中的数据转换为模拟信号，还负责输出信号的电平设置，。
2.信号发生器的设计
我建议你购买几本这方面的杂志，比如《无线电》，《电子制作》等。最好买合订本的，有关信号发生器的文章在《无线电》07年的3期，第12期，如果要求不高，可以看看第3期的，是用电脑声卡做的，很方便，如果买合订的，一般都附有两张光盘，里面有所要的软件。
如果你想用硬件来制作，我想会很难，最好打消这个念头，首先，要买很多元器件，比如：覆铜板，电源变压器，运放，电阻，电容，机壳，特殊的集成电路等等等等。另外，就算买齐了元件，也要有很强的动手能力，专业的知识，齐全的工具和仪器，这都不是一天两天能搞定的，不是一句两句就能说清的。
不过我倒希望你买一台，如果经济不太好的话可以买台二手的，很不错，一百多块钱，我的就是二手的。至于什麽型号你可以看看《无线电》后面的广告。在他们那里买会比较放心的。
参考资料：无线电
3.函数信号发生器毕业设计
摘 要在介绍MAX038 芯片特性的基础上，论述了采用MAX038 芯片设计数字函数信号发生器的原理以及整机的结构设计。
对其振荡频率控制、信号输出幅度控制以及频率和幅度数显的实现作了较详细的论述。该函数信号发生器可输出三角波，方波和正弦波。
输出频率范围为0. 1Hz 至10MHz。输出幅度的峰峰值为Vp_p = 5V ，正弦波非线性失真小于1 %。
本文重点论述了整机通过D/A转换电路控制MAX038的实现过程，在D/A转换电路采用了8位4通道的MAX505来实现，并且设计了一个可以将0~2.5V的电压转换为±2.3V的电压变换网络及一个可将0~2.5V的电压转换为2µA~750µA的电流的压流变换网络。在幅度的控制上采用数字电位器AD5171，该芯片是I2C总线方式控制，文中给出了I2C总线的读写控制程序。
采用LCD显示产生的波形，幅度，频率，占空比的控制界面。系统支持按键操作和上位机操作两种模式。
关键词：函数信号；D/A；单片机控制 ；数字显示AbstractBased on the introduction of MAX038 , we discussed the principle and the whole frame of the digital function signal generator. We described the control of the oscillatory frequent , amplitude and the digital display in detail. The generator can output three kinds of waves : sine wave , square wave , triangle wave. The range of frequence can be within 0. 1Hz to 10MHz . The maximum of amplitude can reach to Vp-p = 5V.This text has exposition the mirco-computer controls the D/A electric circuit of conversion realize the process. In D/A changing electric circuit adopt the 8 bit 4 channel come to realize. And it is to design it is that voltage0~2.5V to ±2.3V tansform circuit and design it is that voltage0~2.5V to current 2µA~750µA tansform circuit. Porentiometer AD5171 is adopted in the control of length. This chip is that I2C bus control way. This thesis have I2C bus read/write drive program and adopt LCD show the waveform, frequent, range, variable duty cycle of control interface production. This system supports key-control or computer-control modes.Key words : function signal; D/A ;single - chip microprocessor control ;digital display目 录第1章 绪 论 11.1 单片机信号发生器的题目来源、目的及意义 11.2 单片机信号发生器的发展及现状 11.3 单片机信号发生器的概述 1第2章 系统概述和设计方案 32.1 论文的内容和组织 32.2 方案选择 32.3 信号发生芯片选择 32.4 MAX038的说明 42.4.1 MAX038的特点 42.4.2 MAX038的引脚描述 42.4.3 MAX038的主要电器特性 42.4.4 MAX038的内部结构和工作原理 52.5 方案框图设计及基本控制原理 72.5.1 频段控制调整参数计算 82.5.2 频率控制细调参数计算 92.5.3 占空比的数字控制参数计算 92.5.4 幅度的数控参数实现 10第3章 系统硬件设计 123.1 系统总体设计 123.2单片机介绍及外围电路 123.2.1 外围复位看门狗电路 143.2.2 X5045 简介 143.2.3 X5045 看门狗电路设计 163.3 D/A转换电路（频率，占空比控制电路） 173.3.1MAX505的引脚描述 173.3.2MAX505的内部结构及原理 203.3.3 D/A转换电路的电路说明 213.4频段选择电路 233.5 幅度控制电路 243.6 键盘电路 263.7 LCD显示电路 273.8 电源电路 293.9通讯电路 29第4章 系统软件设计 314.1 主程序设计 314.2频段处理子程序 324.3频率处理子程序 324.4幅度处理子程序 334.5占空比处理子程序 344.6 看门狗驱动程序 354.7 串口通讯程序 364.8 LCD液晶显示驱动程序 364.9 I2C总线驱动子程序 37第5章 系统总体实现 39参考文献 43致 谢 44附录 45绝对完整的一套，可以联系用户名扣扣。
4.音频信号发生器毕业设计
摘要
音频信号发生器是电子测量中不可缺少的设备之一。完成一个音频信号发生器的设计和安装调试，可以达到对模拟电路理论知识的较全面的运用和掌握模拟电路的实际安装调试技术，也有一定的价值。
音频信号一般是指频率在几百赫兹至几十千赫兹的正弦信号。根据课题任务及技术指标要求，所要设计的音频信号发生器有音频信号的频率调节范围要求，也就是要有一个能够在指定的频率范围内的正弦信号发生部分，同时输出信号的电压和所带负载也有规定，也就是说输出功率有一定的要求，因此要求有一个输出电路部分。
一、指标设计要求：
1.频率范围（带宽）：200HZ~20KHZ
2.输出电压 （连续可调）
3.非线性失真（在频率范围内）
4.负载电阻 为30
。
。。..
这个题目我们做过了啊
可以帮你指导下思路~~~~
5.毕业论文题目是信号发生器该怎么写
1 引言 任意波形发生器（Arbitrary Waveform Generator,AWG）是随着众多领域对于复杂的、可由用户定义的测试波形的需要而形成和发展起来的，它的主要特点是可以产生任何一种特殊波形，输出信号的频率、电平以及平滑低通滤波的截至频率也可以作到程序设置，因此在机械性能分析、雷达和导航、自动测试系统等方面得到广泛的应用。
而对AWG的控制、数据传输、输出信号的频率和电平设置都可以通过微机打印口在EPP（增强并行接口）工作模式下设计完成。这样不仅具有设计简单，占用微机资源较少的优点，而且操作简单，使用方便，易于硬件升级。
2 总体框图及设计原理 所设计的AWG可以产生多种任意波形模拟信号，包括正弦波、方波、三角波、梯形波、抛物线波、SINC波和伪随机信号等。信号的产生采用直接数字合成的设计思想，所不同的是DDS产生的信号是固化在 ROM中的正弦波，通过波形查询表和数模转换器产生不同频率的正弦波，而AWG中存储波形的存储器是可以随机写入的，这样才可以真正产生任意波形。
此外，AWG的工作方式可以分为连续方式和突发方式。连续工作方式是指存储在存储器中的数据在时钟的作用下连续不断的送给数模转换器，以获得周期的模拟信号；突发工作方式则是在特定的触发条件下，信号只输出一次。
触发条件包括软件内部触发和外部触发，外部触发又包括外部触发信号的上升沿、下降沿、正电平和负电平触发等。AWG的总体设计框图如图1所示。
AWG的设计可以分为两部分：EPP接口电路和波形产生电路。EPP接口电路是软件控制程序和波形产生电路的数据传输通道。
它采用ALTERA公司的复杂可编程逻辑器件EPM7128设计完成，负责并口和波形存储器之间的缓冲隔离、总线收发控制和地址产生。波形产生电路主要任务是在EPP接口电路控制下产生任意波形信号。
来自并口的波形数据通过EPP写操作顺序写入波形存储器。波形数据存储完后，由软件决定采用何种触发条件和工作方式，进而产生相应的控制信号。
时钟产生电路产生频率可控的时钟信号，作为波形存储器、地址发生器以及数模转换器的时钟。在控制信号的控制下，地址发生器产生地址，读出和地址相对应的波形点数据送高速数模转换器产生模拟信号，最后对该模拟信号进行平滑滤波后输出符合用户需要的波形。
3 主要硬件电路设计 3.1 EPP接口电路 计算机并行口的工作方式可设置为SPP、EPP和 ECP三种工作方式。EPP是一种与 SPP兼容且能完成双向数据传输的外围接口模式。
EPP最高传输速率可以达到2MBPS，并可双向工作，接近于PC机ISA总线的数据传输率。它提供四种数据传输周期：数据写周期、数据读周期、地址写周期及地址读周期，数据读写和地址读写在微机中所占用的地址不同。
数据读写产生 DATASTB信号，地址读写产生 ADDRSTB信号。例如，数据写的工作过程为（1）WRITE信号保持低电平，若WAIT信号为低，数据选通信号DATASTB有效（低电平）。
（2）等待WAIT信号变高，变高后数据线上数据生效。（3）DATASTB信号由低变高。
（4）等待 WAIT信号由高变低，WAIT的上升沿释放数据线，结束读周期。本文阐述的EPP任意波形发生器要用到数据写和地址写两个操作周期，其时序如图2所示。
EPP接口电路的设计由复杂可编程逻辑器件（CPLD）设计完成，负责AWG的逻辑控制和数据分配。由图1可以看出所设计的AWG可以输出两路模拟信号，因此来自并口的波形数据应当分别写入两个波形存储器中，完成数据分配。
具体实现上是在CPLD为两个波形存储器分配不同的地址，首先由地址写操作决定后续的数据写入哪个地址端口，随后顺序将波形数据写入指定的波形存储器。此外，整个电路的控制命令、输出波形电平设置以及平滑滤波器的截至频率设置也是由软件通过并口完成的，因此在CPLD中也应为其分配地址端口。
CPLD内部数据分配电路设计如图3所示。 并口数据端口的数据究竟是控制命令还是某个波形存储器的数据由其地址决定。
图3描述了地址产生的方法，从而完成了数据分配，具体工作过程如下：首先，地址选通信号（ADDRSTB）和数据选通信号（DATASTB）与写信号（WRN）相或，产生写地址选通信号（ADDRSTB_WRN）和写数据选通信号（DATASTB_WRN），从而区分读地址周期和读数据周期的操作；然后，发出地址写操作，决定后续数据发往哪个地址；最后是数据写操作。从图3可以看出控制命令端口地址为0，而波形存储器A和波形存储器B的端口地址分别是1和2，波形电平设置端口地址为3和4，而平滑滤波器设置端口为5和6。
3.2 高速D/A转换电路 高速D/A转换电路不仅负责将波形存储器中的数据转换为模拟信号，还负责输出信号的电平设置，设计框图如图4所示。 输出信号电平设置电路主要由参考电压源AD1580、低速D/A转换器AD7524和高速D/A转换器AD9708设计完成。
AD1580为AD7524提供1.2V的电压基准，在8位数字（DB7~DB0）的控制下，AD7524内部的电阻网络将1.2V的电压基准转换为0.1V~1.2V电压输出。而AD9708的参考电压正是AD7524的电压输出，从而实现了由。
转载请注明出处众文网 » 混沌信号发生电路的设计与研究毕业论文摘要