众文网1.求基于fpga交通灯verilog语言编程的毕业论文
我设计了一个，红灯30，绿灯60，黄灯3。
我这不能仿真，试试吧。moduletraffic;regclock,red,green,amber;parameteron=1,off=0,red_tics=30,green_tics=60,amber_tics=3;initialred=off;initialgreen=off;initialamber=off;alwaysbeginred=on;light(red,red_tics);green=on;light(green,green_tics);amber=on;light(amber,amber_tics);endtasklight;outputcolor;input[31:0]tics;beginrepeat(tics);@(posedgeclock);color=off;endendtaskalwaysbegin#100clock=0;#100clock=1;endendmodule。
2.毕设需要,帮我把这段VHDL代码改为verilog吧
晕，你这个没有任何的程序描述，纯粹的输入输出module top_design(vp_in, vp_out, VBLK, FID, fpga_0_RS232_req_to_send_pin, fpga_0_RS232_RX_pin, fpga_0_RS232_TX_pin, fpga_0_Generic_GPIO_GPIO_d_out_pin, fpga_0_Generic_GPIO_GPIO_in_pin, fpga_0_Generic_GPIO_GPIO_t_out_pin , fpga_0_Generic_GPIO_GPIO_IO_pin_t, sys_clk_pin, sys_rst_pin , led_0 , led_1, led_2, led_3, led_4, led_5 , VPOUT_LLC, VPIN_LLC, vblk_t, avid_t, vsync_t, hsync_t, fid_t, in_clk_t, reset_t, vp_in_t, IIC_IO_pin);input [7:0]vp_in; input VBLK;input fpga_0_RS232_RX_pin ;input [1:0]fpga_0_Generic_GPIO_GPIO_in_pin ;input sys_clk_pin ;input sys_rst_pin; input VPIN_LLC ;input vblk_t;input avid_t;input vsync_t;input hsync_t;input fid_t;input in_clk_t;input vp_in_t;output [7:0]vp_out ;output fpga_0_RS232_req_to_send_pin ;output fpga_0_RS232_TX_pin ;output [1:0]fpga_0_Generic_GPIO_GPIO_d_out_pin ;output [1:0]fpga_0_Generic_GPIO_GPIO_t_out_pin ;output led_0;output led_1;output led_2;output led_3;output led_4;output led_5;output VPOUT_LLC ;output reset_t;inout [1:0]fpga_0_Generic_GPIO_GPIO_IO_pin_t;inout [1:0]IIC_IO_pin ;end module你这段VHDL代码只是实体描述部分，具体设计根本就没有，毕业设计根本糊弄不过去。